|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
情况是这样:* `8 T. n; n6 \" P4 S7 Q9 V3 P# W
1\ 我的文件是PADS2007的,导出ASC,然后导入到2005里面打开.6 W, g/ O5 r7 d* e7 D3 |' R
2\ (注意:文件在2007里面是完全做好了的),2 g- n5 ^& M7 m& Z/ E
3\ 在2005里面再次通过灌铜,检查安全间距是没有问题,可是在检查连通性的时候出现很多错误.错误地点就在屏蔽罩上的那些地孔上. 通过查看过孔属性发现里面stitching项已经打上勾了,0 t" K/ s5 W' C4 W
& f/ B" x, k; L! ]5 R+ X$ A) V
2 i$ l) k; \: |5 q0 O5 t
' u6 Z' j3 s# v! b. \4 g* H" F3\ 后来取消这个勾后,不用灌铜,连通检查没有错误,这是为什么呢
, w& K" g0 S6 o2 n3 y
6 B( v( m, I, r# S* f问题:
4 M" }1 U" A% |& S" C1\stitching设置是缝合孔,到底有什么实际性的作用,跟不勾选有什么区别呢, |/ N* w5 S# @. s$ N) i, V0 r
h9 ]/ A4 ?, H! j. ]4 k0 q
9 Z# @' V: r, c+ N
2\ 为了使连通性检查不出错,一个个把它们改过来真是麻烦,有什么好的方法? 7 \7 K5 j8 d+ n
/ b" ^( y1 p" q+ W 5 N/ u/ s9 \: {+ T* v& u: L% l# E
3\我在filte过虑器里面只选VIA却选不上它们,难道它们不是过孔了吗?
' {* E$ f$ _3 H2 P9 x / M' ]" l+ U7 Q6 [9 g) e
) @8 E0 Y6 W i( j# X* Q4\从2007到2005这些孔怎么就加上勾了呢,其他的信号线过孔怎么没有报连通性错误呢?# O9 l& Q C* f
8 ^" o5 F% G# A% u7 ^, Q: Q ; K1 B8 |/ }2 g8 M5 I
5\怎么避免这种情况呢,以前怎么没有碰到..- z" j/ D$ G" }* @" C1 g9 W
. }# r, J$ [- K; B% k
6\有没有关于这stitching的资料,让我也见识一下..谢谢了/... |
|