请教一个问题!

zyunfei

我刚刚开始学习ALLEGRO 有很多不懂的,象大家请教下!

     1,就是对于已有的独立两个原理图,我怎么做才能把他们变成层次形原理图?!
6 b7 e2 I# Q$ N" t  l% C     2,在ALLEGRO中我们的原理图器件他的电源和地默认的都是VCC和GND,而且是隐藏的这在使用时很不方便,有没有其他的方法修改下那?
" d; C" ~8 {4 A- P0 ^. S; A% X! ?    3,在画PCB时我们怎么改变过孔?

superlish

1、不是很清楚
2、把它显示出来 ；   要不就添加个网络应该可以吧  。   像这样 在弄个电容
- p( i) P( S0 u1 x) y+ F7 V
# g$ E1 S# _2 P3、添加多个孔，走线时用那个就选那个
; t% ~) `. \" }/ `       

( t1 F) w; z0 [6 d5 B. m/ J+ T6 q或者给NET赋个属性
/ K" l6 I# `4 g) @6 t) w       


  h3 H3 x9 X: Z; w0 k! S
2 t; B! T! ^7 b& r如果是另外全部替换孔的 可以这样
* u$ J0 o6 S5 L# L" V
0 j) B7 o" N& P6 t6 b: R# M1 x2 I
7 `! y$ p& d3 B, u- f9 o
其它的不懂了   收工

tnttnp

2,网络重复命名也许会带来错误吧？

superlish

原帖由 tnttnp 于 2008-3-31 15:53 发表
/ u' w) R. E$ w- F) |8 C2,网络重复命名也许会带来错误吧？

. O+ e5 c1 o6 U4 `! }
. _3 {+ Y9 H' f我看有人这么做的，     不过网表中网络名都是VCC ，  应该有个优先级的吧  ，不知道是不是这样？？？

panhaojie

在同条网路上给两个名字连谈都不值得谈，因为没意义；

superlish

原帖由 panhaojie 于 2008-3-31 17:05 发表
. p6 V$ j$ _+ m2 y% s( v" E4 R在同条网路上给两个名字连谈都不值得谈，因为没意义；

哦~      
8 k1 _( v# T# Z( D) J' U4 O6 |1 L那对于只用到其中一个逻辑门而只画出门电路的器件   怎么连VCC 呢？