找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1070|回复: 2
打印 上一主题 下一主题

关于输出阻抗求助!!!

[复制链接]

12

主题

75

帖子

111

积分

二级会员(20)

Rank: 2Rank: 2

积分
111
跳转到指定楼层
1#
发表于 2009-3-24 12:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
小弟在做一个SPARTAN3E的板子,上面有一片DDR需要做阻抗匹配,请问我怎么去知道芯片的输出阻抗呢?希望大侠们给说下我完整做这个阻抗匹配全过程?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
2#
发表于 2009-3-24 20:41 | 只看该作者
spartan3e xilinx都有提供IBIS model,看模型的V/I特性曲线就知道输出阻抗了。另外你也可以加载model后在SQ或hyperlynx中查看输出阻抗。: M  R' U/ B, Z! X/ ?% O* q# q
至于DDR的阻抗匹配,一般是在串阻(一般靠近DDR,多用来一只overshoot,并非通常的源端串阻匹配)+并联端接至DDRVTT6 _3 ^) C& p1 d: r( m
关于DDR的layout guide,你的DDR厂商一般都有提供。

评分

参与人数 1贡献 +2 收起 理由
wanted + 2

查看全部评分

sagarmatha

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
3#
发表于 2009-3-24 20:42 | 只看该作者
spartan3e xilinx都有提供IBIS model,看模型的V/I特性曲线就知道输出阻抗了。另外你也可以加载model后在SQ或hyperlynx中查看输出阻抗。
% P# _7 M2 O9 m! n+ b3 ?) I- m至于DDR的阻抗匹配,一般是在串阻(一般靠近DDR,多用来一只overshoot,并非通常的源端串阻匹配)+并联端接至DDRVTT
/ z* u# o9 X) R关于DDR的layout guide,你的DDR厂商一般都有提供。
sagarmatha
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-26 01:53 , Processed in 0.054927 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表