关于叠层设计的这一点你们一定要看

admin

微信公众号 | 高速先生
  F  _. ~7 O+ W* \3 A文 | 黄刚
作为硬件/PCB/SI工程师一个基础性的日常操作，从板材选型，PP选型，铜箔选型，然后分配厚度，对于设计叠层相信有经验的粉丝们都get得七七八八了。但是设计中的这一点差别你们都有考虑过吗？？？

+ {; }2 B) a$ Z* X$ b

; |* q7 E. l/ r/ T4 p. O- Z8 g1 w. f常规的叠层操作方法我们都已经懂了，无非就是看长度吃饭。长度决定我们要的板材级别，然后PP尽量选好的，也就是尽量不要选单张106或者1080（不要再问高速先生为什么了哈，我们会生气的）。然后选好PP/core的厚度之后就把对应阻抗的线宽/线距算出来，交给板厂确认一下就基本OK了。
0 t7 _( s) X5 x

但是呢，有一个很重要的点不知道你们在设计叠层，或者看别人的叠层时有没有发现。好吧，高速先生给你们举个例子说明下咯。
7 p/ ~% O% Y/ b* z7 ?  U, F假设我们在做一个很厚的背板的叠层设计时，通过分配走线层数之后得到一个地-信号层-地的组合能分到15mil，就像下图所示：
打开你们的PP和CORE的line-up之后，问题来了，你们会怎么选择在上下两层去分配PP/core呢？
5 q, L5 \) y( S1 M9 L' B9 q/ P- I/ C& e2 o
根据以上的参数会有很多种组合，例如3milPP-12mil Core，又或者5milPP-10mil Core，那么我们来选2种最极端的组合，如下所示：


5 k6 X) ^2 J5 s' B( V* \
这两种叠层有什么不一样吗？不就是用不一样的PP和CORE来凑够厚度吗？如果你们算阻抗的话，你就会发现它们最大的区别了。
时间关系我们已经大概帮你算出来了，这两者叠层的线宽线距是这样的：

说到了线宽不同，你们就会知道关于它的最大的秘密来了，那就是什么？你们大声的说出来！！！

对，那就是损耗。如果同样是10inch的走线，4mil的线宽和6mil线宽的损耗在10GHz处其实可以差得很多。
  f, l3 p& J5 [1 Y! t, ~对于走线很长或者裕量很紧张的情况，其实这个无形的差别就显得非常的重要了。大家想一想，要是走线走到了20inch时，然后速率在25Gbps，那这个差距更大了。
: h% s1 [& m2 K- q' ?


一般按照我们高速先生的风格，写到这里就基本上要结束了。但是这个剧情还会有反转，本来想留到答题的时候再进行分析，但是粉丝们可能知道我们高速先生一贯的套路，答题也就是回答下网友的问题，并没有周一正文那么经典，因此干脆就把反转的剧情提前剧透了。

& ]( f7 f9 `# X" n9 m
. X& r" }, m$ s0 E& r大家有没有想过，6mil会比4mil线宽要宽（这不是fei话吗？）。我们知道板子的空间是一定的，如果一对差分线占用的2W+S多了，那么差分对与差分对的间距就近了，我们在保证两种情况下差分对间中心距一样的前提下再进行仿真，当然我们要看的就是两种情况下的串扰结果了。
9 A+ O. k( M& Y/ L剧情果然反转了，6mil线宽在串扰上是差的。细思一下当然也很正常，线宽宽了，空间用到这里去了，那么对间的间距自然就得近咯，因为空间是确定的，就看你是用到线宽还是间距那里咯。好，这篇文章到这里就真正结束了。
5 w7 y; M0 z( j


$ {' Q- t: n' e0 g, C  L! J$ u
7 @2 O! k6 D* P% C8 e" s
+ |) v! m" `8 L% m* Y) `— end —

( W3 S: h) Y! Z- z( M8 d3 }( E4 R; ~* }本期提问

你们有考虑过叠层这个点吗，对于这个大家是怎么想的？


* u0 i0 R1 ?% b/ k, k
6 n% @0 |' m8 x& c9 y& V
9 i9 k2 Z% p, X; e————你可能错过的往期干货————
' ^# J. ~& e% d0 g, S3 F
400A的电源，就问你怕不怕？
宝藏文，高速先生所有原创技术文章，戳戳戳！
" j) g: ?4 Z; M9 w/ |- s: e  c

回复数字获取往期文章。（向上滑阅览）
% w; ]) ~7 z, _' v8 e; F7 ~# p
  H& O' f, O, l% P, w. U回复36→高速串行之S参数系列
, y! o& @" f5 Q, T9 b% U回复35→高速串行之编码系列
) b: o$ ?/ k# X- s3 T7 q回复34→高速串行之S参数-连接器系列
! M- g7 B( h' W) ]3 q8 N2 Z, ?回复33→高速串行简史系列
回复32→电源系列（下）
回复31→电源系列（上）
$ f3 O; h, @% t回复30→DDR系列（下）
回复29→DDR系列（上）
* {! L. ]; D/ B! U/ U, V回复28→层叠系列（下）
' W. c: K; r' t  g  C* R$ S回复27→层叠系列（上）
6 A8 t' O% Z0 e7 X! a回复26→拓扑和端接系列（下）
回复25→拓扑和端接系列（上）
0 b/ H& U# a' H7 `% s* F. L回复24→反射详解系列文章
回复23→阻抗系列（下）
. c, E7 S9 Z" z* \9 R% Q9 x; K回复22→阻抗系列（中）
" V3 p& `, E  V回复21→阻抗系列（上）
回复20→绕线与时序
回复19→SERDES与CDR系列
( j$ G: E5 D2 J: x5 \( K回复18→既等长，为何不等时系列
. }! I# d; a8 z4 c- a. I9 v回复17→cadence等长处理&规则设置
+ v2 V7 n- |* k% x1 T( O5 z回复16→DDR时序学习笔记系列
回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
5 s: ~( ~3 x8 A( B% ?! e5 u/ l回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
$ i1 [5 H$ R) \$ o1 [1 v回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
回复09→DDRX系列
回复08→高速串行系列
& N  \7 ?: o6 h: Q+ z' y4 L回复07→设计先生之回流设计系列
' W' z- {: f9 z% p% q0 ^回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
  t) x) C- w+ P% `! q回复04→微带线系列
  c( `4 D- }$ S3 t  j" h" G. S回复03→抽丝剥茧系列
9 q  t7 n* ~8 ]7 L/ j回复02→串扰探秘系列
9 D9 a+ S2 j% u1 N9 ^. Q回复01→案例分享系列
8 U2 X# b6 U) U