21ic编辑推荐：分析了一块多层板后的感悟

admin

十层板 层叠结构:

/ B+ r% \! [. |" `& v+ J7 t2 i上面有FPGA DSP CPLD、 ARM 蛮复杂的。
5 A; T  ?  b: @; w  X0 Y$ J

板子不是我画的，我分析了下它的布线技巧，有些感悟，写下来跟大家分享下：
/ [/ [# j& o* {5 l) X( v$ Y
# N" v$ g/ P3 N4 H1.顶层和底层基本不走信号线，基本上用来扇出器件的引脚后，立即打过孔到中间层去走。一些不关键的信号线，可以在这两层走走，但是很少。
. }) x' V- t- j% n0 p3 ~0 \' u
& j4 ]! a4 S* a
; {* u1 ~& X$ V- ?. N- }$ z原因：顶层和底层的阻抗不容易控制。高速信号线在这两层走的话，也不利于EMC。
! @9 h% l' Y& l+ Z9 r: t  W# g# A
+ b. u" T6 U6 T; f# f
2.电源线： 几乎全部是用粗的铜皮做连接。

& T. r0 Z: z) w# J
# t2 T) b8 [. h$ Q原因：这样做的好处无疑是有利于大电流流过。我们通常是画线的，这样虽然容易布线，效果没有铜皮来的好。

+ Z) p9 |1 O2 E
3.从DAC 到FPGA的数据线(单端)：

4 j! d1 |% a6 h2 a
为了等长，有的走了蛇形线，除了在走线起始位置处为了扇出而打的过孔外，全程都没有打过孔，有利于信号完整性的保持。

! Q: i5 n9 Y% y+ c+ h8 ?
+ U) H% ?0 L# K6 ~! G9 \( Q4.从DAC 到FPGA的时钟线(差分)
: f$ C" j7 H( O- j
, \6 u- f2 Z* w8 F) y
# S2 D. d8 A1 G, ^6 u, J  w+ y$ W2 Z严格等长和对称
" [# I! W3 ^  M6 L" T! T

$ D5 ^. Q! l# J, B" E5. 电源平面。

: \8 m/ z. G& C
有两个电源平面。电源种类太多，5\3.3\2.5\1.4\1.8\1V 、 有一个平面做了分割，分割的技巧是 根据某个IC主要是哪个电源供电，就分一大片铜皮作为该电源。直接从电源引脚扇出过孔打到该电源平面的相应区域上。另一个平面基本保持完整的3.3V。
2 T1 M. m: q: L+ H) I& k2 s. Y

6.地平面。
$ {  E  |; O7 r9 a7 X+ @. o) Z- z

; h' d8 k# w) h& l, D- @板上有模拟地和数字地，在两个地平面上都做了分割。但是，由于模拟地出自四片DAC，在布局的时候把它们布到了板子的边缘，这样AGND 只占了一小部分，DGND占据板子的绝大部分。因此，地平面的完整性保持的很好。而且没有任何信号线，跨越这两个分割平面。