typec-c 信号检测？看不懂里面的mos，太复杂了

soswelcome

typec-c 信号检测？看不懂里面的mos，太复杂了？

! l! E6 E- u# q) x; bpdf是该款芯片介绍，在 第7页 是整个电路图，我截图了一些mos电路，看的云里雾里的，悲剧中
% B# V% [, ?. }9 C- o1 F7 ~2 w高位高人能看懂这个电路，给详细分析一下哦？
我推测应该是type-c 接口的可以充放电电路吧？不懂啊，这么多mos，具体可以分析一下吗？
3 I6 P: D  @0 G) F' D
" O/ m* s2 ~+ ]1 M1 n

soswelcome

- c5 K! O. Y4 O! _, G7 v  t& D$ ~坐等高手

soswelcome

USB3.1被称之为USB Type-C，从富士康公布的渲染图中可以看出Type-C采用了更小的全新设计，由于是对称设计我们在使用时不需要区分正反，和苹果Lightning接口很相似。
/ U/ j7 Y& z- J+ }" t4 h0 i    另外USB3.1 Micro-B也发生了变化，变得更宽更薄，不过依然可以兼容现有的microUSB数据线。性能方面USB 3.1也将传输带宽从USB 3.0 5Gbps翻番到了10Gbps，同时还把供电电流从1.5A大幅增加到了3-5A，不但性能更快，充电也会快得多。

* r+ S( @! }3 F+ E1 ~( `
6 }! Q  F* f* E6 u但是遇到具体电路，就无法分析出来了，希望高手能一点点的把它分析出来

kobeismygod

第一幅图应该是VBUS输出的控制电路，当VBUS_IN 有电时候，可以通过控制VBUS_EN 来给两个C口的VBUS供电，同时，如果VBUS没电，也就是type c spec中的dead battery的状态的时候，可以通过C0或者C1的type c 口可以通过Q1和D2给芯片供电，Q1和D2的作用应该是防止两个C口同时出现VBUS而对冲。VBUS会通过一个buck输出5V给到USB3.0的口。
4 p5 c% q/ J0 P5 z+ B第二幅图应该是对应两个C口的VBUS上电的检测，任一个VBUS上电，对应的被上拉的信号都会被拉低。，，从而MCU就知道是哪个C口的VBUS已经ready
第三幅图应该是两个C口的CC引脚的状态配置和检测，其中C0应该是DRP类型的端口，因为CC上既有作为sink用到的5.1k下拉，又有作为source用的180ua.330ua的上拉，同时USB_C0_CC1/2也是对CC电平状态的检测，MOS管的主要是DRP状态切换，但是C1看起来应该只能作为sink，因为它只有下拉电阻，至于为什么是7.5k，不是5.1k这个不是很清楚。

kobeismygod

; m$ v) E% m7 X- A9 f# m3 s; ~
& A# p: m1 J& {' [

soswelcome

kobeismygod 发表于 2018-6-30 11:13
2 a7 c! E4 z$ G1 ?# G第一幅图应该是VBUS输出的控制电路，当VBUS_IN 有电时候，可以通过控制VBUS_EN 来给两个C口的VBUS供电，同 ...

非常感谢，大概了明白了一点点

! c  R% K& m3 G' n' N又有作为source用的180ua.330ua的上拉，这个是什么意思？电路图中没理由找到啊

soswelcome

kobeismygod 发表于 2018-6-30 11:13
第一幅图应该是VBUS输出的控制电路，当VBUS_IN 有电时候，可以通过控制VBUS_EN 来给两个C口的VBUS供电，同 ...

* z4 t, `+ j+ g% n. J% b* `. q0 H在第一张图中，Q1和D2的作用应该是防止两个C口同时出现VBUS而对冲。VBUS会通过一个buck输出5V给到USB3.0的口。

0 x( u) W0 ]' T  ]# T( i感觉是否只需要D2就可以防止两个VBUS同时导通啦，也就是说Q1可以去掉？不知道要Q1的作用是什么？
' [; H4 R- A" S8 }( K1 [. F

kobeismygod

soswelcome 发表于 2018-7-2 09:38
7 I/ _4 C/ O6 v, M5 d7 c2 c  T/ Y. f非常感谢，大概了明白了一点点

8 R6 C, c: G' n' q又有作为source用的180ua.330ua的上拉，这个是什么意思？电路图中没理 ...

  D- f7 }- a4 m在完整的原理图里面180ua 对应的是1.5A充电，330ua对应的是3A充电
6 x& O- ~* u$ }

- r# ~* L" o7 p( b. S

kobeismygod

soswelcome 发表于 2018-7-2 10:09
' v6 }" p1 O$ H2 a& b在第一张图中，Q1和D2的作用应该是防止两个C口同时出现VBUS而对冲。VBUS会通过一个buck输出5V给到USB3.0 ...

我理解Q1的作用是给VBUS提供一个低阻抗通路，因为C0 口的电流最大可能达到3A或者以上。