|
Allegro Design Authoring 原理图工具特色:5 ]0 i, ]+ F# O; T: _
1、完全层次化的设计方法
$ B }& S9 e# R+ }& D" N2 e& X. Q4 T2、多视点(多个窗口显示相同或者不同的电路)1 l. J* M8 k7 r, t6 ~7 x: m; V# }
3、组件浏览和实体元件选择(具有过滤功能的物理元件列表)
/ V+ k4 Q/ F* I+ i/ x7 k4、项目管理器(统一流程管理,工具的运行设置)
+ n2 e- D. Q3 E1 x3 B5、层次管理器(结构管理)
7 d7 \6 i `7 q l/ J1 @/ E6、直接从原理图生成层次化的VHDL和VERILOG网表格式
* Q2 t) E4 I$ z. z! e, ]5 u) I0 r7、Cadence SKILL 程序语言扩展支持: m7 o; W* @! D, b, o) _
8、所有的Allegro PCB Editor产品可以交互设计与交互高亮显示
* P3 D# g7 {5 P# E+ e9、优化算法保证最少的元件使用. K. e: ?2 j7 c+ [
10、通过附加工具交互式的来保证原理图与版图的同步
$ v3 l, f9 N) E; T4 X11、生成标准报告,包括自定制的料单( B3 j* i" M: W
12、TTL, CMOS, ECL, Memory, PLD, GaAs, Interface 和 VLSI 库
$ {. Z/ }( g" Q6 V% {13、ANSI/IEEE以及常用符号: |: K5 f/ Q( a7 W' J5 K9 ^
EDIF 原理图与网表接口特性:) c( V% q! m% ^2 h
1、支持EDIF 3.0.0标准9 f0 y2 t' u0 t9 O6 r( E- {% e
2、支持平坦化和层次化设计& x. Z- s5 c9 N5 Y, Q- |3 a
3、所有SYMBOL库的转化
) [4 r- O1 F$ o7 e; h- e( w4、支持的器件,PIN和对应的MAPPING |
|