adc dac时钟系统的板子设计问题

renliangw · 发表于 2018-5-19 03:03

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

对于要求精度比较高的情况，adc dac的时钟应该如何布局，要求时钟到达dac的抖动最小（时钟源本身会选择抖动小的），是否需要时钟源和模拟板子在一个板子上最好？因为初步打算是晶振放在另外的纯数字板上，主要是担心晶振放在模拟板上会影响模拟电路性能，但是这样的话时钟就要用软排线在两个板间传输，这样时钟会不会抖动变大？