cadence AD与其他仿真软件的标准过程

miaomiao83

用了CADENCE和Altium Designer布线很长一段时间了， 但是在拥有了SIwave， hyperlinx，speed2000还有Sigrity SI, PI等软件的帮助之后，感到有必要进行标准化的工作流程。

7 @1 H& t, l% `- Y这是因为你辛辛苦苦布好线的板子，经过SIWave等软件扫描以后，会出现一大堆问题，反复的改，反复的扫描，这样迭代下去，感觉走了很多的弯路，没啥大意思。

借此宝地，问一下坛子里的有经验的大神们，把上述软件都安装好了,在原理图画好以后，怎样的流程才能使工作量最小？

特别是信号完整性和电源完整性布线打孔的时候，我们能否通过仿真软件计算以后，按照计算的线宽，阻抗，经过计算的过孔的大小，并且经过成功的模拟以后的数据来布线，
9 p+ l* H% U/ l) G- x
这样可以避免盲目性，从容的做到知行合一，在布线。 特别是针对设计阶段的计算仿真，真的很有必要，没有数据的布线几乎就是瞎忙，后期的改动会非常的大。
6 X) S5 H, y1 Q
先谢谢各位，光临本帖。
6 S9 \9 y* @0 K$ P9 O

superlish

楼主想法很好，不过感觉想多了      （有点过设计的感觉）
8 o; @& g; @4 ?5 y
; z# P4 a1 Y! w就说一点，不是所有设计都需要经过仿真这一步的，现在很多设计一般按经验来做都是足够了的。
反复的修改？是否是自身不足引起的？什么都靠软件有时候也是不靠谱的  
- g, ?- |( A7 C" q9 O- P% k（软件也是要人来设置的）

miaomiao83

superlish 发表于 2018-4-18 15:04
. e  Y" P7 P! ~& i楼主想法很好，不过感觉想多了      （有点过设计的感觉）

就说一点，不是所有设计都需要经过仿真这 ...

你的经验应该都是低速的项目，根本用不到这些东西。你就是板子的空间太大了，感觉不到这个东西的重要性，当PCB板面积非常有限，元器件密度非常高的时候， 这些工序就
4 V; ]- Z1 c4 Z  c  W非常的重要了， 所以你说的经验还是很片面。

* x' h6 A" m, T' n* k. F

superlish

不知道你跑多高的？？现在10G的都随便拉线了。

& C- k* N$ U9 g; q7 |“我们能否通过仿真软件计算以后，按照计算的线宽，阻抗，经过计算的过孔的大小，并且经过成功的模拟以后的数据来布线”
" v) X1 D# c3 Y4 n3 }
仿真需要模型，你没有PCB，自己去建个和你说的面积有限的空间，你弄这个都够呛，还有，等你弄完后，你能保证和设计相符？即使你贴过去，你所说的有限空间可够？？

' x: ?# f3 d) D6 @3 I5 l仿真优化估计会按好的去做，但是实际不一定就做的出来呢？总有个取舍的，例如差分换层打孔，想的打2个是好的，而有时候你能打下一个孔都是很困难的了。

如果想的那么简单，软件估计早就弄出来可以了

superlish

楼主是不是什么都自己弄呢？
/ m5 E* v; \% v9 L1 ]+ U& t很奇怪的是，“仿真软件计算线宽线距阬” ？这个在布线前不是就要考虑的吗？如果想走粗线，可以让工艺算粗点，但是也要考虑布线空间，例如BGA内走差分，走不了粗的也的结合实际来做，能留多少空间布线，这个在布线前就能算出来的，告诉工艺就行，没必要一个个去仿着玩

现在有前仿的，但是还需要后仿真去验证，如果不满足的还得改。

对于电源完整性设计打孔，一般电源都要求裕量设计，多打孔。仿出来的刚刚好就OK？

superlish

所谓现在大部分经验并不是我的，很多什么规范啊往上很多的，并不是楼主理解的那么片面。
最主要的一点，所有这一切，必须满足工艺，能生产出来。
假如如果仿真算9mil的孔好，是否也要打9mil的孔？小孔表现好的话，不满足孔径比怎么办？
0 z  v  B7 L/ Q而这些在设计前就要考虑，不是等仿真后才去修改的。

4 d& D. G  H5 U不满足工艺要求的设计的，无论做的多么好，才是真的瞎忙。

miaomiao83

你看你就是做低电压的，估计10到30A的告诉版你没怎么做过，尤其是电磁配合完美的