EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2017-11-29 17:07 编辑
/ s6 O9 s+ O( G" ]3 d
# Y, G/ K7 ^( g' ~6 s: n5 B3 K. X' ^* E9 d/ b
6 J- u" x* q: E/ A0 r0 K! w: e0 W* D" v
简介 ( J! v2 n4 W* B4 z1 F# P; ~9 d
Cadence Sigrity解决方案，2012 年Cadence公司以8千万美元收购Sigrity公司，原提供用于IC封装物理设计和电源完整性、信号完整性、设计阶段电磁干扰（EMI）分析的软件: 分析包括芯片、IC封装和印刷电路板在内的设计。原Sigrity公司创建于1997年，凭借在仿真中使用针对电子结构的电磁计算技术和混合求解技术，获得美国国家自然科学基金会奖项。
0 Q! f/ K9 X P# Y( cCadence公司收购Sigrity公司之后，对Sigrity 产品线做出一系列整合，更好地支持、对接同一公司下的PCB设计和IC封装设计软件，并且持续地创新和扩展产品技术， 包括： 2015年，Cadence公司发布了Sigrity并行计算4-pack，可以使得PCB精确模型提取验证加速3倍，从而实现高效的产品设计。并且提供兼顾电源效应（power-aware）的系统信号完整性（SI）分析功能，支持全面JEDEC合规检查的LPDDR4分析，以及灵活的软件购买选项。 2016年，Cadence公司扩展了产品组合，提供升级的串行链路分析流程，包括IBIS-AMI建模技术、USB 3.1（Gen 2）合规工具包、以及剪切-缝合（cut-and-stitch）模型提取技术，可将长串行链路分段，分别使用3D全波建模或者混合提取技术建模。 2017年，Cadence Sigrity产品引入了几项专门用于加速PCB电源和信号完整性验收的新功能。与Cisco合作开发的“电源树” （PowerTree™）技术，实现基于团队合作的电源完整性（PI）解决方案，减少设计迭代，加速产品成功上市。
( y0 E$ D1 H/ m4 a% e2 _. Q1 C$ }' o
; a1 W: E- N2 j0 v+ m* Y完整解决方案
* v7 w$ \' ?2 ?3 H
9 Q# W. ]. `3 B; [1. Allegro Sigrity串行链路分析解决方案 | 用于分析千兆位级串行链路的完整解决方案
: o0 H) q2 x' `! E
1 s* r) g U# K7 V' _$ y% S6 d A核心价值 主要功能/特点
& g- [2 X0 k) \0 {1 Z2. Allegro SigritySI Base信号完整性基础解决方案 | 先进的信号质量分析 : E: ]8 C# m6 j/ ^
核心价值
& N3 f7 S* ] ^# Q+ L
主要功能/特点 7 q& L5 [3 T P. a
集成Allegro Sigrity SI Base和Allegro PCB编辑器 . v0 M: \8 s: h; H+ z' T# o
3. AllegroSigrity PI Base 电源完整性基础解决方案 | 实现PI专家和非专家协同合作的电源完整性分析工具
& h. y8 p F' S' C核心价值 定位需要更改布局的区域，以提高电源完整性 为PDN分析提供高级建模和PI仿真 在封装或板级仿真PDN PFE有助于去耦电容的选择和放置 i: ?$ g% `4 n0 g& l
- j/ w6 E1 k; r8 u8 g; R) {$ T0 j
主要功能/特点 执行一级PI分析 尽早发现设计错误，提高设计一次性成功率 采用以PI为核心的约束条件，缩短设计周期 设计面板与layout分析环境二者紧密集成 准确定位需要修改的物理位置，以提高PDN性能 9 g9 O1 @, c! o- [7 E
, f$ v4 ]/ t* w* b T3 JAllegro技术环境集成Sigrity电源分析技术 ! e" ]$ k, T- o
4. Allegro Sigrity Power-Aware 兼顾电源的信号完整性解决方案 | 源同步并行总线分析的完整解决方案
7 J X2 U- c- z4 B7 { H- `9 L核心价值 $ T# Y2 G, V* D0 j8 g5 g
非理想电源/地仿真（下图）与理想电源/地仿真（上图）
( K7 n4 J$ b6 O5 ~! `5. Allegro Sigrity 电源完整性验收和优化解决方案 | PI专家的签收级AC和DC分析工具 + V2 }" h" b ]4 t- K/ ~7 M; ^, z
核心价值 PCB和IC封装设计AC及DC PI分析的验收级精确度 可用于单项工具模式或作为一个集成Allegro Sigrity解决方案 设计面板功能方便用户在分析PCB或IC封装的同时查看和修改设计
) m$ H" c' t% p' {" k. L2 W0 K# K$ j
2 C/ |" Z9 _4 V; u0 a. w$ B
主要功能/特点 Allegro设计面板功能可让您在分析Allegro PCB或IC封装设计时查看和修改设计 兼顾热能的分析功能，可以同时考虑器件热和焦耳热 电气评估功能可让您快速对设计的电气质量进行一级评估 与Allegro PCB和IC封装工具的约束管理系统无缝配合
5 P' p8 z' Q4 s; ^ z
4 u( o2 X/ x2 G; DAllegroSigrity PI 验收和优化解决方案与AllegroSigrity PI Base一起，允许单个用户访问以下的Sigrity专项工具，或使用整合的AllegroSigrity解决方案：5 o' S" R) x: U0 Y; j# S7 y
. k3 V% v% ~* _- O' x# `+ r8 s5 R+ O4 o! S% t
( M. I$ X' O; C/ E8 j5 u5 X将这些Sigrity电源完整性工具集成到一个解决方案中，Allegro Sigrity PI 验收和优化解决方案可使它们与设计面板无缝集成
) I ]& d6 u7 Z
6. Allegro Sigrity 封装评估和提取解决方案 | 完整的IC封装评估和建模解决方案 0 u' c4 J# h" n3 Q5 Q7 I
核心价值
: V2 U3 ~$ x- r# ?- f! [9 m
* W. t t8 Z" a7 F5 J; [3 n" D- h专项工具( N% X2 _3 E! ]9 B0 j, {
. A) Z8 z) `5 j2 w' `" N
1. Sigrity PowerSI | 对整个IC封装或PCB进行快速准确的电气分析4 ^9 z; E2 H- B4 i0 m, R
/ d( \; N# x7 p3 N3 C# EPowerSI是一款用于高级信号完整性、电源完整性和设计阶段EMI分析的虚拟多端口矢量网络分析器。 支持S参数模型提取、走线阻抗和耦合检查，为整个IC封装和PCB设计提供多种频域分析模式。
) H/ `7 n7 v( W1 g/ i. k0 C2 Y: h
+ G2 f. P3 h# b6 n" ?核心价值 市场主导产品，是进行关键PI、SI分析的必选工具 IC封装和PCB结构的高精度建模 单端和混合模式结果及后处理 自适应频率采样和智能结果存储 支持元器件/电路模型且不限制端口数 集成PowerDC™技术，确保直至DC的模型精度 流线型工作流程，简化设置步骤 集成全波和准静态3DEM求解器
' [" r- J# i j# K1 t7 K ^
频域SI，PI和EMC
& ?3 k! F/ B4 H2. Sigrity PowerDC | 确保供电可靠! M+ W" |% x* Y- O. M- o
; V* |+ f n2 w" A0 p& U
PowerDC是用于IC封装和PCB设计的高效DC验收解决方案，可进行电/热协同仿真，以最大限度地提高精度，可快速定位压降和电流的热点，自动找到最佳的感应线位置。 1 d! S$ N9 S) e+ f, [! O
% C* V/ _8 g$ \% L核心价值 PCB 和封装领域的第一个也是唯一的集成和自动化电/热协同仿真 持有专利的自动远程感应线定位，可有效节约时间 最快、最准确的压降解决方案 丰富的可视化选项，可快速进行设计改进 独特的可视化方框图结果，支持设计假设（what-if）分析 分块化多板E/T协同仿真 统一管理设置参数 集成 Allegro Sigrity PI 解决方案
# U6 Z$ [& T9 k4 W - a# Z, I2 b0 W
多板E/T协同仿真 ( {% S5 K% I4 v2 O4 G
完整设计流程解决方案) ^2 m% f6 D( V
) B1 q3 o% P+ Q- ]2 T0 }2 _. t; }
1. PDN 设计 | 集成布局和分析解决方案的约束驱动设计
K2 r! Q; `5 I: ^5 n- U2 V
! z2 y0 p$ I j# {& a; ?* ]7 w$ d5 K: G, I7 N
核心价值 基于团队的约束驱动设计流程：PCB布局专家执行一级PI分析，因此PI专家可以专注于高级分析任务 自动化设置AC和DCPI分析，并复用以前的设置，以便快速有效地分析设计变更 使用DRC标记和交叉定位，轻松识别需要满足PDN特定要求的布局布线变更 0 V6 Y+ I, m8 {3 O# c6 ?; n" m
2. LPDDR4 完整解决方案 | LPDDR4设计兼顾电源的精确解决方案, r( Q6 R K/ B7 j
7 h1 _! D5 q* n' l2 f- V
核心价值 多协议设计IP 硅级精确兼顾电源的IBIS模型 虚拟参考设计 精确的LPDDR4封装模型 完整的设计流程，以加快PCB分析
( K8 m, ]: G9 G& j T
, e7 q: [2 d9 y; q" a
3. IO-SSO 分析套件 | 您成功仿真所需的所有技术+ R! [7 ^( d# P8 N: b# b' d
" o) n) Z! Z) }' k* }* N D) T
核心价值
% G; A0 [) E2 X4 @
" L. a1 E& _+ W7 ]) e* L; ?
+ b3 A* i& `! _2 W7 O欢迎您的评论！* [; R- V' |# \% V2 M: P' S, v
U% r) V( Y3 y: T( w您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
$ r) Z$ J, N( d' f' b& y
0 W; W. `" ]2 h' h# i! P7 s* H
# D4 B3 e+ Y: F- Z# U" G$ N | 
/1 
发表于 2017-11-28 21:09
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2017-11-29 08:57
