千兆以太网可连接上，但是ping不通

cwfang2013

最近做了一个arm（用的是altera cyclone5的芯片，cyclone5片内自带arm）的板子，扩展网口，用的phy芯片是ksz9031，RJ45用的是自带变压器的HR911130C。板子回来以后调试出现一个问题，网络自适应的时候，可以连接上千兆，但是在电脑端ping不通，如果把自适应强制成百兆，网络可以连上，并且可以ping通，正常通信。但是开发板百兆千兆都没问题。硬件原理图以及程序都和开发板一样。在我们自己的板子上就是不好使，有碰到过的，或者了解的，帮忙分析一下，万分感谢！

chenlaipi

以前有遇到过阻抗不对会出现偶尔ping不通

cwfang2013

chenlaipi 发表于 2017-8-30 17:02
以前有遇到过阻抗不对会出现偶尔ping不通

谢谢你的回答！你说的阻抗不对，具体是阻抗不匹配，还是板子上的走线没有控制阻抗，是phy与arm之间的单端线，还是phy和rj45之间的差分对？

kevin890505

分级调试呗，千兆和百兆的时候RGMII速率不一样，你的接口设计的时候有考虑没有。
FPGA发送，PHY侧开启Local (Digital) Loopback ，看看数据环回来是否OK先。
$ i. I+ R" h# y+ Q如果是OK的，初步确定RGMII到PHY这边是没问题的。然后再开remote loopback，外部环回看看是否OK。
" A% W! @8 \+ [( {/ y9 N两个都OK 可以说明物理链路OK。
你大不了再在FPGA内部把RGMII收到的数据环出去，用电脑发数据来看，如果都正常你就得看PHY是不是工作有什么不正常的神马的，根据你测试后的具体情况进一步分析了。但如果这3个都正常预计也不会出现你说的情况了。哈哈。

chenlaipi

cwfang2013 发表于 2017-8-30 17:23
8 Y. ^% F( M% D& V: `) `谢谢你的回答！你说的阻抗不对，具体是阻抗不匹配，还是板子上的走线没有控制阻抗，是phy与arm之间的单端 ...

. O/ H% x0 J5 S; }5 D) ^% r! U板子上的網絡走线漏掉跟PCB廠商講控制阻抗了

cwfang2013

感谢大家的关注，最后问题解决了，主要还是RGMII总线的时序没有控制好，数据线与时钟线有时序的要求，通过计算，然后根据手册中的要求，调整了下9031内部寄存器，内部寄存器可调整延时，问题解决

bluskly

RGMII的DATA和CLK之间需要做delay的。不过一般PHY内部可以设置寄存器，也可以通过走线做delay。

紫菁

学习了。

AD9_PCB

bluskly 发表于 2017-9-5 17:12
. F# v+ \8 q! H9 I5 l* NRGMII的DATA和CLK之间需要做delay的。不过一般PHY内部可以设置寄存器，也可以通过走线做delay。

delay做多少呢？意思要做等长吗