DDR3地址线与数据线相对长度有没有什么强制要求吗？

leoyin · 发表于 2016-8-26 11:29

您需要登录才可以下载或查看，没有帐号？注册

x

总觉得地址线太长了，DDR3地址线与数据线相对长度有没有什么强制要求吗？求解，谢谢.

leoyin · 发表于 2016-8-26 13:18

TONY11992 发表于 2016-8-26 11:56
: q9 V0 T6 i0 V" d没层了么！感觉这么走不太合适！地址线走到其他电源的参考平面了吧

没了，这是4颗DDR3，一面放2颗，布线空间很小.倒是有一个电源层可走，不过会跨电源分割平面，怎么弄呢？？

TONY11992 · 发表于 2016-8-26 14:12

leoyin 发表于 2016-8-26 13:18
+ }# H- g7 S+ q8 y, n4 U( g没了，这是4颗DDR3，一面放2颗，布线空间很小.倒是有一个电源层可走，不过会跨电源分割平面，怎么弄呢？ ...

你这种情况没碰到过！最好还是参考ddr供电电源所在的平面好点！

leoyin · 发表于 2016-8-26 13:26

TONY11992 发表于 2016-8-26 11:56" ?" L* G: f$ g5 A
没层了么！感觉这么走不太合适！地址线走到其他电源的参考平面了吧

DSP的1.5V与DDR3的1.5V之间串了个大的EMI电容，所以两个1.5V平面分开了，这样可以参考吗？？

bozai_1990 · 发表于 2016-9-8 17:27

很奇怪你居然不对称放？

bozai_1990 · 发表于 2016-9-8 17:25

对于等长，400M内 DDR3 CLK时钟：
同组DQS和DQ DM有关系如误差正负150mil
不同byte之间有关系如误差正负300mil
CLK和地址控制组：如误差正负300mil
CLK和DQS也会有关系：如正负250mil

AD9_PCB · 发表于 2016-9-7 13:43

hhawwl 发表于 2016-8-26 11:46# G: Y1 X3 r. x: @8 Y
弄清时钟的关系

最烦你这种废话

hayatokoc · 发表于 2016-8-30 13:39

有時要看DDR & CPU Datasheet 會比較準確

hqh885198 · 发表于 2016-8-30 08:54

DDR3 地址，数据长度根据主芯片来定的，看主芯片的要求

leoyin · 发表于 2016-8-29 10:13

chen6699 发表于 2016-8-27 19:28
) [; T. d6 x+ J4 b! x* \; }+ V4 |! P要不要严格限制长度，这要看你的产品速度要求。ddr3的信号线一定要参考本身的供电电源和地。

tks.

bingshuihuo · 发表于 2016-8-29 09:09

leoyin 发表于 2016-8-26 13:18
& l! e# ^- V+ n# Z/ \9 S没了，这是4颗DDR3，一面放2颗，布线空间很小.倒是有一个电源层可走，不过会跨电源分割平面，怎么弄呢？ ...

对面贴为了省空间

chen6699 · 发表于 2016-8-27 19:28

要不要严格限制长度，这要看你的产品速度要求。ddr3的信号线一定要参考本身的供电电源和地。

partime · 发表于 2016-8-26 13:47

电源都是1.5v，都是给DDR3供电的，应该可以合并成一个。DE SB.

partime · 发表于 2016-8-26 13:43

另外，不一定要地址线上下两面都是电源，也可以是一个电源，一个地。

partime · 发表于 2016-8-26 13:41

另外，不一定要地址线上下两面都是电源，也可以是一个电源，一个地。

leoyin · 发表于 2016-8-26 13:38

partime 发表于 2016-8-26 13:35
9 z# D: p+ h/ ?6 J你把地址类走线全部走在电源平面下面，但不要跨分割。

TKS.

partime · 发表于 2016-8-26 13:35

你把地址类走线全部走在电源平面下面，但不要跨分割。

		自动登录	找回密码
密码			注册

推荐内容 /1