EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 dzkcool 于 2016-5-27 16:34 编辑 c4 u' k ^( `" c$ ` C+ G4 z
6 Q2 F3 _6 R% V* N; z; A+ o书名：《Cadence Allegro实战攻略与高速PCB设计》% B, B8 ~, T1 \( W; `% M
本书在当当、京东等各大电商已经开始发售，只要在当当、京东网页上搜索“杜正阔”或“Cadence Allegro实战攻略与高速PCB设计”就可以见到相应的信息，请务必确认封面第一作者为杜正阔。
0 F, k {3 M" p4 F
4 v; N. ? [2 @( u3 K' Q {; i
! T$ d: B! B. Y4 y: G) i1.关于本书 - 本书以目前最稳定的CadenceSPB16.6版本编写的从入门到提高的教材，全面兼容16.x，17.x版本。
- 注重实践和应用技巧的分享，深入浅出地介绍其使用方法和技巧。
- 本书在编写过程中力求精益求精、浅显易懂、工程实用性强。
- 通过项目实例细致而全面的讲述了具体的应用技巧及操作方法。
0 B2 l5 W! s+ H2 b- ]) }; A
2.主要内容 第1章-概述 第2章- OrCADCapture原理图设计 第3章- AllegroPCB设计环境介绍 第4章- AllegroPCB封装库管理 第5章-相关数据导入 第6章-布局设计 第7章- PCB叠层与阻抗设计 第8章-约束管理器 第9章-铺铜处理 第10章-布线设计 第11章-后处理 第12章-设计验证 第13章-相关文件输出 第14章-多人协同设计 第15章-软件高级功能介绍 第16章-高速PCB设计实例：DDR3的PCB设计实例 第17章-高速PCB设计实例：射频项目的PCB设计实例 3.本书特点 - 真正由一线资深PCB设计师联合编写，理论加实战，辅以大量图片描述，内容通俗易懂，实用性强，有助于读者快速理解和掌握；
- 配送多媒体教学光盘，与书本全程同步及重点案例视频教学录像
- 从PCB设计师角度出发，全面而系统的介绍使用Cadence Allegro16.6版本进行高速PCB设计的全过程，本书内容同时适用于17.x版本；
- 读者技术支持渠道：4 j- k5 Q( D7 A6 }! m7 }
技术交流QQ群：435945077 4.阅读对象 硬件设计工程师、PCB设计师、Layout工程师、电子信息及计算机专业的院校学生 5.视频教程 书本设计实例全程同步视频讲解（附赠光盘） 重点案例视频教学（EDA学堂：http://mooc.eda365.com/）
* |, K w9 z( d. Q' B- P; {本书设计实例同步视频学堂学习地址：http://mooc.eda365.com/course/227，购书者提供购书凭证截图到本书技术支持邮箱即可免费加入本课程。/ q8 ]; g; C |2 _, E6 L
《Cadence Allegro实战攻略与高速PCB设计》目录 第1章概述 1.1 PCB 概述 1.2 PCB基本术语 1.3 Cadence公司简介 1.4 Cadence硬件系统设计流程 1.5 Cadence板级设计解决方案 1.6 Cadence SPB软件安装 1.7 本书章节介绍 1.8 本章小结 第2章OrCAD Capture原理图设计 2.1 Capture平台简介 2.2 Capture平台原理图设计流程 2.2.1 Capture设计环境 2.2.2 常用设计参数的设置 2.3 创建原理图符号库 2.3.1 直接创建 2.3.2 电子表格创建 2.4 创建新项目 2.4.1 放置器件 2.4.2 选择器件 2.4.3 移动器件 2.4.4 旋转器件 2.4.5 复制与粘贴器件 2.4.6 删除器件 2.4.7 连接器件 2.4.8 放置电源和地符号 2.4.9 跨页符的使用 2.4.10 查找与替换 2.4.11 添加图片、图形和Text文字注释 2.4.12 器件编号排序 2.4.13 DRC验证 2.5 创建网表 2.5.1 参数设置 2.5.2 输出网表常见错误及解决方案 2.6 创建器件清单（BOM表） 2.7 创建PDF文件 2.8 本章小结 第3章Allegro PCB设计环境介绍 3.1 系统环境介绍 3.1.1 变量设置 3.1.2 PCBENV目录介绍 3.2 Allegro启动简介 3.2.1 启动方法 3.2.2 欢迎界面介绍 3.2.3 功能组件介绍 3.3 Allegro工作界面介绍 3.3.1 菜单栏 3.3.2 工具栏 3.3.3 功能面板 3.3.4 状态栏 3.4 Design Parameter常规设置 3.4.1 Display选项卡 3.4.2 Design选项卡 3.4.3 Route选项卡 3.5 User Preference常规设置 3.5.1 Display类 3.5.2 Drawing类 3.5.3 Drc类 3.5.4 Logic类 3.5.5 Path类 3.5.6 Placement类 3.5.7 Route类 3.5.8 Ui类 3.5.9 常用设置的搜索与收藏 3.6 工作区域键鼠操作 3.6.1 视窗缩放 3.6.2 Stroke功能的定义与使用 3.7 Script的录制与使用 3.7.1 录制 3.7.2 使用 3.7.3 查看和编辑 3.8 快捷键定义 3.8.1 查看快捷键 3.8.2 定义快捷键 3.8.3 快捷键定义技巧 3.8.4 实用快捷键示例 3.9 常用图层及其颜色可见设置 3.9.1 Class/Subclass介绍 3.9.2 设置界面介绍 3.9.3 设置方法 3.10 文件类型介绍 3.11 其他主要工具介绍 3.11.1 Batch DRC 3.11.2 DB Doctor 3.11.3 Environment Editor 3.11.4 OrCAD Layout Translator 3.11.5 Pad Pesigner 3.11.6 Pads Translator 3.11.7 P-CAD Translator 3.12 本章小结 第4章Allegro PCB封装库管理 4.1 封装知识介绍 4.2 焊盘、封装命名规范 4.3 表贴、通孔、热风焊盘的介绍和创建 4.4 异形表贴焊盘的介绍和创建 4.5 封装文件类型介绍 4.6 表贴、插件封装的介绍和手工创建 4.7 表贴、插件封装的自动创建 4.8 机械封装的介绍和新建 4.9 本章小结 第5章 相关数据导入 5.1 导入结构图 5.2 生成板框 5.2.1 手工绘制 5.2.2 由结构图生成 5.3 绘制布局布线区域 5.4 导入网表 5.4.1 设置封装库路径 5.4.2 导入网表 5.4.3 导入网表常见错误及解决方案 5.5 本章小结 第6章 布局设计 6.1 布局设置 6.1.1 显示设置 6.1.2 图层设置 6.1.3 格点设置 6.2 布局基本要求 6.3 布局常用命令 6.3.1 设置Room区域 6.3.2 手工放置后台零件 6.3.3 自动放置后台零件 6.3.4 Group命令 6.3.5 移动命令 6.3.6 旋转命令 6.3.7 镜像命令 6.3.8 高亮命令 6.3.9 飞线命令 6.3.10 固定/解除命令 6.3.11 对齐命令 6.3.12 替代封装 6.3.13 Group功能 6.3.14 Swap命令 6.3.15 查询命令 6.3.16 测量命令 6.4 布局基本要求 6.3.1 生产、测试、返修、使用等DFX要求 6.3.2 电气功能要求 6.3.3 成本要求 6.3.4 美观性要求 6.5 布局实例 6.4.1结构零件放置 6.4.2OrCAD与Allegro交互布局 6.4.3电源地属性设置 6.4.4飞线显示和隐藏 6.4.5主要关键芯片布局规划 6.4.6电源通道规划 6.4.7模块布局 6.4.8定义Group 6.4.9器件布局的复用 6.4.10 禁布/限高区域的布局 6.4.11 布线通道规划 6.4.12 EMC、SI/PI、RF、Thermal评估 6.6 输出封装库 6.7 更新焊盘和封装 6.8 输入输出零件坐标文件 6.9 本章小结 第7章 PCB叠层与阻抗设计 7.1 PCB的叠层 7.1.1 概述 7.1.2 叠层材料 7.1.3 多层印制板设计基础 7.1.4 板层的参数 7.1.5 叠层设置注意事项 7.2 PCB设计中的阻抗 7.3 PCB走线的阻抗控制简介 7.4 四层板叠层设计实例 7.5 六层板叠层设计实例 7.6 八层板叠层设计实例 7.7 十层板叠层设计实例 7.8 本章小结 第8章 约束管理器介绍 8.1 Constraint Manager界面介绍 8.1.1 Constraint Manager启动 8.1.2 工作界面介绍 8.2 常用约束规则模式介绍 8.3 Xnet设置 8.4 约束规则优先级介绍 8.5 Bus的介绍和创建 8.6 约束规则区域的介绍和创建 8.7 物理约束规则设置 8.7.1 物理约束规则介绍 8.7.2 创建物理约束规则模版 8.7.3 分配物理约束规则模版 8.7.4 区域物理约束规则创建与设定 8.8 间距约束规则设置 8.8.1 创建间距约束规则模版 8.8.2 Net Class的介绍和创建 8.8.3 分配间距约束规则模版 8.8.4 间距约束规则比对 8.8.5 区域间距约束规则创建与设定 8.9 Same net间距约束规则设置 8.9.1 Same net间距约束规则介绍 8.9.2 创建Same net间距约束规则模版 8.9.3 分配Same net间距约束规则模版 8.10 盲埋孔规则设置 8.10.1 生成盲埋孔 8.10.2 设置盲埋孔约束规则 8.10.3 盲埋孔层标记与颜色显示设置 8.11 封装管脚长度导入 8.12 电气约束规则设置 8.12.1 绝对传输延迟介绍 8.12.2 相对传输延迟介绍 8.13 差分对设置 8.13.1 自动创建差分对 8.13.2 手动创建差分对 8.13.3 差分对约束规则定义和分配 8.14 约束规则数据复用 8.14.1 约束规则导出 8.14.2 约束规则导入 8.15 本章小结 第9章 铺铜处理 9.1 电源地平面介绍 9.1.1 平面层功能介绍 9.1.2 正负片介绍 9.2 相关要求 9.2.1 载流能力 9.2.2 生产工艺 9.2.3 电源流向 9.3 铺铜介绍 9.3.1 静态铜皮与动态铜皮 9.3.2 静态铜皮参数设置 9.3.3 动态铜皮参数设置 9.3.4 铜皮命令介绍 9.3.5 开关电源铺铜实例 9.4 负片平面分割 9.4.1 平面分割要求 9.4.2 电源区域规划 9.5 本章小结 第10章 布线设计 10.1 布线环境设置 10.1.1 显示设置 10.1.2 图层设置 10.1.3 格点设置 10.2 布线规划 10.2.1 布线思路 10.2.2 GRE布线规划 10.3 Fanout功能和常规样式 10.4 布线常用命令 10.4.1 拉线命令 10.4.2 移线命令 10.4.3 删除命令 10.4.4 复制命令 10.4.5 布线优化命令 10.5 布线复用 10.6 等长绕线 10.6.1 自动绕线(DelayTune) 10.6.2 手动绕线 10.6.3 等长线的注意事项 10.7 泪滴的添加和删除 10.7.1 泪滴的添加 10.7.2 泪滴的删除 10.7.3 渐变线设计 10.8 大面积铺铜和阵列过孔 10.9 ICT测试点介绍 10.9.1 ICT测试点要求 10.9.2 参数设置 10.9.3 自动添加 10.9.4 手动添加 10.9.5 输出报告 10.10 本章小结 第11章 后处理 11.1 零件编号重排 11.2 反标原理图 11.3 丝印调整 11.3.1 丝印调整要求 11.3.2 字号设置 11.3.3 修改丝印字号 11.3.4 移动丝印 11.3.5 丝印指示 11.3.6 端点(Vertex)编辑功能 11.3.7 添加/修改丝印文字 11.4 尺寸标注 11.4.1 参数设置 11.4.2 命令介绍 11.4.3 标注实例 11.5 工艺说明 11.5.1 放置要求 11.5.2 说明内容 11.6 本章小结 第12章 设计验证 12.1 DRC符号说明 12.2 Status介绍 12.3 WaivingDRC 12.4 相关验证报表 12.5 本章小结 第13章 相关文件输出 13.1 钻孔图的设置与生成 13.1.1 符号优化 13.1.2 提取符号 13.2 输出钻带 13.2.1 参数设置 13.2.2 输出文件 13.3 输出光绘 13.3.1 参数介绍 13.3.2 光绘添加方法1 13.3.3 光绘添加方法2 13.3.4 光绘的删除 13.4 输出IPC网表 13.5 输出贴片坐标文件 13.6 输出PDF文件 13.7 输出结构图 13.8 文件打包 13.9 本章小结 第14章 多人协同设计 14.1 多人协同设计介绍 14.2 导入导出Subdrawing 14.3 TeamDesign协同设计 14.4 TeamDesign协同设计注意事项 14.5 TeamDesign使用技巧 14.6 本章小结 第15章 软件高级功能介绍 15.1 Skill二次开发 15.2 设计环境参数复用 15.3 传输线参数计算 15.4 背钻设计 15.5 无盘设计 15.6 自动等长Aidt 15.7 动态相位等长 15.8 自动修改差分线线宽线距 15.9 查看寄生参数 15.10 检查无铜参考的走线 15.11 PCB直接修改网络连接 15.12 不同设计文件对比 15.13 生成叠层表格 15.14 削盘功能介绍 15.15 输出ODB++文件 15.16 本章小结 第16章 高速PCB设计实例1–DDR3 16.1 DDR3介绍 16.2 设计思路和约束规则设置 16.2.1 设计思路 16.2.2 叠层阻抗方案 16.2.3 约束规则设置 16.3 布局 16.3.1 四片DDR3的布局 16.3.2 VREF电容的布局 16.3.3 去耦电容的布局 16.4 布线 16.4.1 Fanout扇出 16.4.2 DDR3布线 16.5 等长 16.5.1 等长设置 16.5.2 等长绕线 16.6 本章小结 第17章 高速PCB设计实例2–射频 17.1 概述 17.2 系统设计指导 17.2.1 原理框图 17.2.2 电源流向图 17.2.3 单板工艺 17.2.4 布局规划 17.2.5 屏蔽罩的设计 17.2.6 叠层阻抗方案 17.3 约束规则设置 17.4 模块设计指导 17.4.1 POE电路的处理 17.4.2 电源模块处理 17.4.3 射频模块处理 17.4.4 CPU模块 17.4.5 网口电路的处理 17.5 本章小结 附录A Skill开发实例 附录B 常见DRC释义
& x* B& a+ ~ |, Y @5 M& G' r
$ ~# l- {2 [- i1 ?1 Y' P作者在全国举办的公益培训部分精彩图片* L$ m- j; ~0 T$ D5 N. B
) U8 L7 \: K7 ^% i1 ^
; t; Y @+ X% N" M! D' l. t# P* n: v
" j) Z% z4 b- L8 A8 L
. M" D5 B* f) C4 Y9 \
6 t- b* l, z3 l( t6 v
( Z" d6 Z3 ~) Y D9 V) [$ q1 T" j- x& o* G" H3 a
6 r0 ]' n0 h& h | 
/1 
发表于 2016-3-30 09:46
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
发表于 2016-3-30 10:16
