求大神们帮忙看看这块pcb布局、走线在哪里产生噪声和干扰

惺惺相惜 · 发表于 2016-3-7 20:30

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

那张图片是pcb布局、走线。白色的是GND走线，紫色的是-5v走线，橙色的是+5v走线

左边是几十m的载波数字调制，都是数字信号，包括时钟信号，高速信号，我的设计思路就是全部敷铜，可以保护时钟信号和高速信号，使数字电路这边有个完整的大地参考平面，降低噪声。运放那边采用正负5v供电，数字芯片跟模拟芯片供电也隔离开来。

电源线跟地线靠的比较近，产生耦合电容，使大地的阻抗变低。

右边的布局有数字跟模拟混合电路，每个模块的信号流都被大地包围啦，有个很好的回路也可以抑制emi，模拟反馈回路那个路径也是很短，信号流的环路面积尽量设计最小，使它产生干扰小。模拟部分的大地没有敷铜，还是产生噪声和干扰，知道是哪里设计思路出现问题啦。导致干扰的出现。

希望大神们帮忙解答下，谢谢

惺惺相惜 · 发表于 2016-3-7 20:31

希望大神们帮忙解答下

oujiang3900 · 发表于 2016-3-8 14:23

是否可以从以下两方面考虑下：
1、芯片的电源入口处增加退耦电容；
2、接地回路改用多点接点，减少地环路面积。从图上看地都是很多大小不等的环状结构，是否改成星形多点接点？

惺惺相惜 · 发表于 2016-3-8 21:19

oujiang3900 发表于 2016-3-8 14:23* P. C7 ^4 b4 w; A) @3 O, d6 ^
是否可以从以下两方面考虑下：
9 n7 w5 l: W R' `) o1、芯片的电源入口处增加退耦电容；
, h) n: _: l9 a) T* H% C2、接地回路改用多点接点，减少地环路 ...

好的，问过大牛们，他们说大地回路太烂啦，
他们给我的建议是回路最短，地回路无环路，电源处理好流向。