1115主板X86项目雷板培训心得

zhjim · 发表于 2015-11-26 00:12

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 zhjim 于 2015-11-26 00:49 编辑

作为一个雷板师，这是本年度能享受的倒数第二次培训了。说来也巧，早上去机场送人，然后不到12点就来到科技园了。也许这是今年到场最早的一次了！另外泄露个秘密。机场麦当劳的WIFI太给力了，下载速度能达到1M以上，看优酷超清妥妥的！

进入正题，今天搞X86。

据阿杜透露，深圳地区是论坛的主战场。明年依然会投入一些课程学习。不管你信不信，反正我是录音了。

X86主板不同于其他类型的板子。电脑主板虽也有X86的，但很多方面都有规范要求，按照类似的模板做就差不多了。其他的工控定制类的X86主板则灵活很多。很多时候要综合考虑接口分布、重要器件布局、重要信号线的走线规划、最小化层数等成本问题、装配问题、信号质量问题等。正如“运筹帷幄着眼全局”所说。

下面是整个下午的部分收获，请辩证吸收。

（1）X86主板相关知识介绍。

CISC是指复杂指令集，也有简单指令集，叫RISC。

早期的X86系统中有北桥和南桥。那时CPU需要依赖北桥。北桥起一个中转作用。因为几乎大部分信号都需要输入给北桥，然后北桥再输出给CPU处理。这样就导致北桥的带宽供不应求，压力非常大。现在主流的X86主板已整合为了CPU和PCH。

CPU内部的FIVR电压调整器也是经历了分离-集成-分离的过程。即先前的一些CPU的电源比较多，处理起来比较复杂。后来的一些CPU就集成了电压调整器，电压转换在内部就可以完成，CPU对外只有两个电源网络，即核心电源和DDR电源。这样电源处理比较简单。本次的案例板子的CPU的内核代号为HASWELL，就集成了电压调整器。

现在新出现的SKYLAKE处理器的CPU又把电压调整器剥离了，因此CPU的电源又会多起来。这样的话，电源处理就稍显复杂了。不过好处是主板在CPU电源方面能多做点文章，便于超频等需求。超频超多少，主板说了算。

主板的很多方面都是有国标的。板型有几种，分别对应的大小是多少都有规定。每一个螺钉孔的位置定位都有严格要求。某些器件的定位也有严格要求，比如PCI插槽、PCIE插槽、AGP插槽等。

补充小知识： PCIE 16X表示PCIE插槽有16对接收和16对发送的差分信号。FDI(Flexible Display Interface)用于北桥传输显示数据。DMI(Direct Media Interface) X4 Gen 2表示2.0协议，传输速率是2 GB/s。

（2）差分线注意事项：

1.差分线尽量少换层，尽量在50mil范围内放置两个回流地过孔。

2.差分过孔的中心间距保持在25-50mil之间。差分打孔换层处的过孔反焊盘可以进行优化，整体在所有层挖空，以提高信号质量。

3.差分等长时尽量在出线不等长的位置绕线，尽量在500mil范围内补偿回来。

4.差分走线与较远的参考平面的距离大于最近的参考平面的距离的4倍时，较远参考平面的跨分割问题可以忽略。但5G以上的高速信号仍然要考虑。

5.差分绕线时，角度要求大于等于135度，线距大于等于4倍线宽，拐角大于等于1.5倍线宽。

（3）Intel的Design Guide里面经常会提到玻纤效应。原因就是信号走线下方的基材的玻纤布有分布不均的情况，从而导致阻抗有稍微差异。阻抗不同，最后导致两条信号线的延时就不同。最终会影响到高速信号质量。接收端的信号就会延迟。

解决方法有3个：

1.走线时使用10度走线。

2.在制作PCB时把板材旋转10度，板材浪费多。特别适合人傻钱多的主儿。

3.选用介电常数均匀的板材。要想均匀，玻纤布就得密一些，那么PP就要厚一些。

只有第一种是最廉价的、成本最低的。做老板的就喜欢这种方法。不过有时也不一定是10度。有时也会采用7度等非常规角度走线。Intel在前几年就提出了这种角度。

接下来又到了激动人心的拿奖品环节了。本次重量级游戏：算数。第一个算的数是11X11。得数是121。后面的都是些22X11什么的。规律就是某个数乘以11。当然结果也可以总结出一些规律。这里省略100个字。当时本人多看了几下手机，搞得没听到规则。白白错了一个手机支架。注意，奖品是手机支架。心得：下次游戏规则要注意听！

游戏完了之后是否觉得不瞌睡了？是否更精神抖擞了？所以说，阿杜叫你玩游戏是有原因的说。

（4）接着就来实战了。回到案例板子上来。从原理框图可以看出主要有CPU、PCH、DIMM、BMC、PCIE以及一些常用的接口。

从电源树来看，整板电源的种类还是比较多的，稍显复杂。

再者就是关注信号的速率了。越是高速的信号应该越优先保证。当然线长也是很重要的一个方面。QPI(QuickPath Interconnect) 叫快速互联通道，是一种I/O总线。QPI主要用于处理器之间和系统组件之间的互联通信（诸如I/O），其速率也很高。

根据信号流向、线长要求、信号速率、装配等几方面就可以大致确定主要器件布局位置。

然后就要考虑叠层了。前面布局大致确定以后，分析DIMM的走线和其他重要的信号线以后发现板子需要6个走线层。那么最终的层叠就确定了。板子使用10层板，6个走线层，4个平面层。

层叠做完就轮到阻抗设计了。单线阻抗和差分阻抗都要规划清楚。案例板子用4条DIMM组成双通道。每个通道有两条。在走线时，DIMM中的DQ、DQS的所有数据信号都走T型拓扑。在处理DIMM条地址线T型等长时，主干线控制42欧阻抗，分支线控制50欧阻抗。分支等长误差控制在10mil以内。

其实Intel的Design Guide里面对DDR信号的延迟要求还有很多很多，在cadence中设规则的话相当繁琐。因此，Intel一般都会提供一个EXCEL表格的文件。这文件里面已经设置好了所有的长度误差要求，非常详细。真是检查DDR线等长的法宝！那方便！那快捷！谁用了都说好！使用时只需导入线长Ecl文件，按它的步骤来操作就OK。基本上小学毕业的人都能学会用。

不过再透露一个秘密。这个表格最好用office打开，不要用什么WPS等其他的办公软件打开，否则你会死得很惨！遥想当年，我就用了WPS打开了这个文件，最后等长结果一直出不来。害我搞了一晚上。还好当时没拍拖，时间多，不然就完蛋了。

阿杜建议，在高速信号顶层走线打过孔时，可以直接换层换到底层。这样的过孔就没有stub，也就没有stub天线影响。不过每个人认识不同，请辩证学习。

时间差不多了。又该送奖品了。第二轮游戏火爆登场。想想自己每次都拿奖品，这次就留给其他人吧。不料，参加游戏的第二队人手不够了。当然我就应阿杜的邀请去第二队凑数打酱油了。这次比较有难度。看图猜词语。要求每一队的人不能说话，只能用肢体语言，一个一个从前往后把“语言”传给最后一个人。那么最后一个人就要说出要猜的词语是什么。猜对有奖。

我们那队的最后一位大神，不知有何神功，每次都能猜对词语。两局两胜，强势淘汰了对手！奖品是精致U盘一个。我都快成卖U盘的了。呵呵呵......给大家分享下第一队猜的词语：1.眉目传情，2.肉包子打狗。心得：每次先出手指，表明猜的是几个字，然后表演形象一点。

奖品送完了，那么就得继续说板子了。PCIE 3.0的数据传输率有8GT/s，走线应该留意高速信号的要求。DMI高速信号差分对要测试时，最好不加ICT测试点，可加测试座。ICT测试用来测试焊接性。即是否有开路和短路存在。DMI、PCIE、USB 2.0、USB 3.0、SATA、eSATA、VGA、SPI等各种高速信号线的要求还得以Intel的Design Guide为准。

在处理CPU电源时。电感两端采样时先经过两个短路片再引出线，然后走成类差分，直到电源管理IC。还有就是三个重要网络：LGATE、UGATE、PHASE。其中的注意事项详见以前的培训心得。CPU电源供电电流多达几十A，有时甚至100A，因此，画电源铜皮要尽量大，再大。CPU的电源采样也要走成类差分。如果CPU的电源采样连接了热敏电阻，那么就要优先把热敏电阻放到需要测温的地方，再连出线。CPU中间布放本地电源的电容以及一些测温的器件。

在布线时，电源连接器所在区域的所有层都不能走差分信号。