求助：via的soldermask_Top层与 Top布线层相连，可以吗？

xingnaipeng

via的soldermask_Top层与 Top布线层相连，
via的soldermask_Top层与viasoldermask_Top相连接了
+ r+ U9 U6 T, o6 w7 z4 G7 }上面的两种情况，在做出PCB板后，有问题没有？
2 O) y7 q8 u# z) p0 \/ y8 E如图。

图中绿色B为via的soldermask_Top层
# e+ X! c2 Y6 V2 i9 H  j% W8 q/ x7 j红色为Etch的Top层，蓝色为Botton层。
2 V4 C2 ^  I) g2 L$ `, b
0 b% z- m0 C9 TA处相接了，两个焊盘会短路么？
  z5 @" x4 f" @2 f, T3 \C处相接了，焊盘与TXA_2的导线会非法相连么？
& E, Q* l1 B" w% z; R$ X2 c

5 N" a; n3 n0 K  |9 O! K' c' W1 U2 w

; Q9 F, z0 X" o4 ]3 o8 i
# b, H' D. n0 w+ R

仁爱

你阻焊开那么大干嘛

xingnaipeng

仁爱 发表于 2015-7-24 14:43
5 [' {3 G4 @2 d% @+ X你阻焊开那么大干嘛

+ W! g5 P2 m) ~* \这个是默认的过孔。一般用哪个过孔？
6 j2 R) p' H2 H% j5 Q$ ]

7shmily

那个是绿油啊，，没关系的不会短路

zhydahai

你这两个孔打这么近问题不在于会不会短路，而是两个不同网络的过孔孔壁小于20就容易发生离子迁移，那样就真的短路了

xingnaipeng

zhydahai 发表于 2015-7-24 16:09
0 _3 P' R, g! n! |/ c8 P你这两个孔打这么近问题不在于会不会短路，而是两个不同网络的过孔孔壁小于20就容易发生离子迁移，那样就真 ...

如果自动布线的话，有没有规则可以设置，避免这样的问题
' f" W; H% y8 b$ p

zhydahai

xingnaipeng 发表于 2015-7-24 16:25
如果自动布线的话，有没有规则可以设置，避免这样的问题

8 ]& t/ _+ H  S5 R! v( d你用allegro？当然是有规则可以控制它的，看一下hole to hole的设置

1 O) c5 {7 P$ ]( m* x" m

zhydahai

xingnaipeng 发表于 2015-7-24 16:25
如果自动布线的话，有没有规则可以设置，避免这样的问题

& C: D2 v! r% W, e4 y0 Y: n呃(⊙o⊙)…话说，你为什么要自动布线呢？？
( ~* m4 I: W+ t# v4 Z+ h) k如果自动布线能把一块板子做好，那么中国这么多做layout的不是都要失业了？
allegro虽然强大，并不代表它什么都能做好的
* c/ f% X  C4 y; z8 a7 A6 J& X- U

woaidashui

via一般不要开solder了，我们一般还会做油墨塞孔。你这个solder层太大了。

xingnaipeng

woaidashui 发表于 2015-7-25 13:56
& i% z# q5 j7 q* e; e! M, Mvia一般不要开solder了，我们一般还会做油墨塞孔。你这个solder层太大了。

新手问这个怎么设置啊。

woaidashui

xingnaipeng 发表于 2015-7-25 15:33
新手问这个怎么设置啊。

  E2 F# ^- u& C3 @& V& H; Qpad designer打开这个via，只保留TOP，solder&paste都不要改为null

woaidashui

woaidashui 发表于 2015-7-25 19:29
pad designer打开这个via，只保留TOP，solder&paste都不要改为null

只保留begin layer&defult internal&end layer和Dill，其余全部删掉改成null

marginalzone

AB不会短路，AC有可能短路，但不是因为soldermask的原因，而是离走线近了做板时腐蚀不好。

胡溪

这样容易短路吧