找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1038|回复: 13
打印 上一主题 下一主题

4层板 121脚BGA封装扇出问题

[复制链接]

9

主题

96

帖子

735

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
735
跳转到指定楼层
1#
发表于 2015-5-6 15:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近在做USB3.0的板卡,121引脚BGA封装,第一次做BGA封装的板子,有好多问题都不是很明白,感觉走的不是很好,求高手指点。
# J- U  O. ^* t5 n, M+ F. J

QQ截图20150506153940.png (98.19 KB, 下载次数: 1)

top层

top层

QQ截图20150506153958.png (86.72 KB, 下载次数: 0)

vcc层

vcc层

QQ截图20150506154026.png (100.44 KB, 下载次数: 0)

bot层

bot层

QQ截图20150506154010.png (80.45 KB, 下载次数: 0)

gnd层

gnd层
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏3 支持!支持! 反对!反对!

24

主题

1796

帖子

8046

积分

六级会员(60)

Rank: 6Rank: 6

积分
8046
2#
发表于 2015-5-6 16:21 | 只看该作者
256的BGA都可以,121随意了,TOP出外面两排,剩下的背面扇出,扇出第一,然后交换线序,BGA想节约层数,扇出时就不要考虑什么交叉了,FPGA也没必要,先走出来再看。

点评

第一次画BGA封装的板子,下面的一些滤波电容怎么摆放啊 我以前都是自己自学画一些简单的板子 求大神指点啊!  详情 回复 发表于 2015-5-6 16:25

9

主题

96

帖子

735

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
735
3#
 楼主| 发表于 2015-5-6 16:25 | 只看该作者
kevin890505 发表于 2015-5-6 16:21
( S+ s' y! H& Y7 T+ N8 m: L256的BGA都可以,121随意了,TOP出外面两排,剩下的背面扇出,扇出第一,然后交换线序,BGA想节约层数,扇 ...
9 {% R2 H5 I2 [7 l5 ]
第一次画BGA封装的板子,下面的一些滤波电容怎么摆放啊 我以前都是自己自学画一些简单的板子 求大神指点啊!
2 O1 [" `8 u" Y) \2 u: F. A

52

主题

3705

帖子

8294

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
8294
4#
发表于 2015-5-6 16:27 | 只看该作者
退藕电容尽量靠近电源管脚摆放。
专业服务(价格面议):
养鱼
钓鱼
烤鱼
吃鱼

28

主题

2345

帖子

8894

积分

六级会员(60)

Rank: 6Rank: 6

积分
8894
5#
发表于 2015-5-6 16:36 | 只看该作者
注意内层电源分割不要出现瓶颈~~

点评

您说的这个瓶颈怎么避免呢,3.3V和1.2V靠的比较近怎么才能不出现瓶颈呢 谢谢!  详情 回复 发表于 2015-5-6 17:40
又累又out...............

9

主题

96

帖子

735

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
735
6#
 楼主| 发表于 2015-5-6 17:40 | 只看该作者
kinglangji 发表于 2015-5-6 16:36& W$ |- ~$ L( ^+ _  P
注意内层电源分割不要出现瓶颈~~
" `: ]  D' ]6 D: d' P7 l+ U
您说的这个瓶颈怎么避免呢,3.3V和1.2V靠的比较近怎么才能不出现瓶颈呢 谢谢!6 u  Z5 |# ?+ _8 d0 j# g" L* I

13

主题

198

帖子

744

积分

EDA365版主(50)

Rank: 5

积分
744
7#
发表于 2015-5-7 10:00 | 只看该作者
目测你重要的信号线都在第一层,那么最好把第二层做GND,GND那层也不要走晶振了,保证重要的信号线,尤其是差分、时钟有完整的地回流路线,第三层走分割电源(把现在的第三层放在第四层去),底层可以随意走不重要的线,毕竟四层板,就不要想着表层不走线了,这样会好走很多。! R) B9 [0 F1 j7 b- ^7 F) ?/ L0 ^

5 b- m/ \* K  V4 l* R8 LUSB3.0注意控制下差分线的阻抗,要么跟板长要叠层数据确定差分的线宽线距,要么自己用软件模拟算,目测你的差分没走对

点评

支持!: 1.0 反对!: 5.0
。。。。求被反对的理由。。。  详情 回复 发表于 2015-5-15 10:55
支持!: 1 反对!: 5
  发表于 2015-5-14 15:31

13

主题

198

帖子

744

积分

EDA365版主(50)

Rank: 5

积分
744
8#
发表于 2015-5-15 10:55 | 只看该作者
prince_yu 发表于 2015-5-7 10:00# V1 d+ `. D, C9 @( p4 @
目测你重要的信号线都在第一层,那么最好把第二层做GND,GND那层也不要走晶振了,保证重要的信号线,尤其是 ...
& M3 T+ J4 z. |6 v  J1 A7 K
。。。。求被反对的理由。。。
9 V- s/ n3 f6 g/ |

294

主题

1835

帖子

6550

积分

五级会员(50)

Rank: 5

积分
6550
9#
发表于 2015-5-15 15:22 | 只看该作者
多练几次就熟悉了
听党指挥,能打胜仗,作风优良

4

主题

95

帖子

323

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
323
10#
发表于 2015-5-16 23:36 | 只看该作者
学习了啊,

28

主题

842

帖子

3416

积分

五级会员(50)

Rank: 5

积分
3416
11#
发表于 2015-5-18 09:17 | 只看该作者
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-15 10:23 , Processed in 0.065270 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表