DDR4详解....各种技术参数

shark4685

第二波，DDR4详解....各种技术参数 ，有没有人顶！

shark4685

& w3 [% q. R+ u* v频率和带宽巨大提升
* u) L# r+ |( u+ _& E使用Bank Group架构
7 k3 h! t. z% l  E6 x
& [7 V9 U( N2 f4 e

DDR4最重要的使命当然是提高频率和带宽。DDR4内存的每个针脚都可以提供2Gbps(256MB/s)的带宽，DDR4-3200那就是51.2GB/s，比之DDR3-1866高出了超过70％。在DDR在发展的过程中，一直都以增加数据预取值为主要的性能提升手段。但到了DDR4时代，数据预取的增加变得更为困难，所以推出了Bank Group的设计。

Bank Group架构又是怎样的情况？

具体来说就是每个Bank Group可以独立读写数据，这样一来内部的数据吞吐量大幅度提升，可以同时读取大量的数据，内存的等效频率在这种设置下也得到巨大的提升。DDR4架构上采用了8n预取的Bank Group分组，包括使用两个或者四个可选择的Bank Group分组，这将使得DDR4内存的每个Bank Group分组都有独立的激活、读取、写入和刷新操作，从而改进内存的整体效率和带宽。如此一来如果内存内部设计了两个独立的Bank Group，相当于每次操作16bit的数据，变相地将内存预取值提高到了16n，如果是四个独立的Bank Group，则变相的预取值提高到了32n。

如果说Bank Group是DDR 4内存带宽提升的关键技术的话，那么点对点总线则是DDR4整个存储系统的关键性设计，对于DDR3内存来说，目前数据读取访问的机制是双向传输。而在DDR4内存中，访问机制已经改为了点对点技术，这是DDR4整个存储系统的关键性设计。

在DDR3内存上，内存和内存控制器之间的连接采用是通过多点分支总线来实现。这种总线允许在一个接口上挂接许多同样规格的芯片。我们都知道目前主板上往往为双通道设计四根内存插槽，但每个通道在物理结构上只允许扩展更大容量。这种设计的特点就是当数据传输量一旦超过通道的承载能力，无论你怎么增加内存容量，性能都不见的提升多少。这种设计就好比在一条主管道可以有多个注水管，但受制于主管道的大小，即便你可以增加注水管来提升容量，但总的送水率并没有提升。因此在这种情况下可能2GB增加到4GB你会感觉性能提升明显，但是再继续盲目增加容量并没有什么意义了，所以多点分支总线的好处是扩展内存更容易，但却浪费了内存的位宽。

因此，DDR4抛弃了这样的设计，转而采用点对点总线：内存控制器每通道只能支持唯一的一根内存。相比多点分支总线，点对点相当于一条主管道只对应一个注水管，这样设计的好处可以大大简化内存模块的设计、更容易达到更高的频率。不过，点对点设计的问题也同样明显：一个重要因素是点对点总线每通道只能支持一根内存，因此如果DDR4内存单条容量不足的话，将很难有效提升系统的内存总量。当然，这难不道开发者，3DS封装技术就是扩增DDR4容量的关键技术。

+ M8 S) ^9 r& G

shark4685

  F, u' y1 v" l  H+ l0 J9 F
NO 6 关于DDR4的电压
6 O( N7 R; M8 G9 C. a3 P
+ B0 C6 G  G) qDDR4 不仅采用3DS的封装形式，而且都是采用的20nm以下的工艺来制造的。
* z3 O8 f) p5 N5 M1 }, ?$ O
# J( u/ {) b% D4 r, o电压从DDR3的1.5V降低至DDR4的1.2V,动态范围是1.05--1.2V.
" Q9 w! F9 X1 V* ~4 l
移动版本的SO-DIMM DDR4的电压还会更低。
  W) O, ]- q; c6 v/ y( T' I
/ v3 h" P2 T! [/ W0 u( z

0 E8 a- V0 x; |/ f, K, e

shark4685

NO 4 DDR4 封装
& P7 w* c) C5 T& m7 D/ k9 v

) j7 o9 I" f4 Z( DDDR4在使用了3DS堆叠封装技术后，单条内存的容量最大可以达到目前产品的8倍之多。
举例来说，目前常见的大容量内存单条容量为8GB(单颗芯片512MB，共16颗)，而DDR4则完全可以达到64GB，甚至128GB。

  I6 \! t+ ]7 W" ?7 p$ t; u1 f9 [

               3DS堆叠封装技术



( `3 v4 y4 K! u) _/ U
1 d: E2 D. K+ |4 E& ~+ ?8 n
' s) b% `" u. Q

" `8 }6 ]/ U0 v" i2 ?$ K

shark4685

NO1：查背景

第四代双倍数据率同步动态随机存取存储器
# ?8 l- T( y+ N8 G5 @
（英文：Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory，简称为DDR4 SDRAM），
0 k3 U' y. E! L  X$ R, t/ P
是一种高带宽的电脑存储器规格。它属于SDRAM家族的存储器产品，是自1970年DRAM开始使用以来，
& V& \) j% j. C# W, e
1 c4 u( ~/ L; ~' |+ |现时最新的存储器规格，旨在全面取代旧有的存储器规格.
% c# ~  x& j7 z( s& b

wsn2010

顶！

dzkcool

必须顶

cousins

这个要顶，DDR4要学习下。

dainy

支持

菩提老树

老板，这DDR4的参数非常多呀，比如POD电压，电压比以前更低，仅仅只有1.2V，后续发展会更低；DDR4增加了一组VPP电源；电源实现了动态管理，功耗更低；信号速率更高啦，达到了3.2Gbps，后续会有6.4Gbps；比如prefetch的周期，比如RTT变得更加的多咯，有34,40,48,60,80,120,240；比如增加了DBI信号；比如DDR4的仿真，会比以前简单一些啦；。。。。。。省略1W字

shark4685

菩提老树 发表于 2015-4-13 23:11
: o: F( H. |4 I老板，这DDR4的参数非常多呀，比如POD电压，电压比以前更低，仅仅只有1.2V，后续发展会更低；DDR4增加了一 ...

/ K1 Z. N7 A  F' t- H  F8 ?( I4 a: K5 t准备慢慢写。
7 M+ e% j: ^$ p2 T- r6 h, ?

nishiyufrank

恳请赐教

JOBS

楼主的DDR4来啦！！顶楼主。加油！

啤酒花

楼主 不要停啊 不要停

Xuxingfu

科普贴，盖楼。。

shark4685

0 H0 {5 J/ ]9 Z4 Y( G. V
NO 2 处理器的升级
  _+ L2 [- n$ U+ Y3 \$ Q

        i7 Haswell-E架构图解
  {2 z5 n9 h: k: o  每次内存升级换代时，必须支持的就是处理器。Haswell-E平台的内存同IVB-E/SNB-E一样为四通道设计，
+ V* T6 a, B/ `" X  d' j9 T
DDR4内存频率原生支持2133MHz，这相较IVB-E的DDR3原生1866MHz，起始频率有不小的提升。Haswell-E
$ R% o0 ^. Z' ~% j
作为新的旗舰提升最大两点一个是6核升级8核，另一点是对DDR4的支持。上市初期整体成本相当高，
8 ^4 s8 n& Q3 J, \1 e
并且不会同时支持DDR3和DDR4内存，所以增加了DDR4普及的门槛。

8 s$ {6 A6 P0 M! \& d: ?+ ?

willyeing

顶顶顶版主

shark4685

NO 3 DDR4 的速率
" T! R9 ]( z% i/ i7 }1 Z' n% e  x6 a
! O; ]+ c9 _1 fDDR4-1600 MT/s
7 @+ p9 P/ p6 g$ }4 _! M" xDDR4-1866 MT/s
& b% @$ U: c# X; GDDR4-2133 MT/s
+ z# j# j$ ~" A1 KDDR4-2400 MT/s
$ F) T2 x# i: X8 JDDR4-2666 MT/s
8 j8 L; c$ Y3 [; rDDR4-3200 MT/s

科学点以后都用MT/s的单位了。拿常见的
( ~8 y2 O- m+ l' e  ^6 I) l' T1 `DDR4-2133 来说，每根数据信号线，现在每秒传输的数据约为2.133 Gbps，
换算成常见的带宽是266MB/s,DQS,CLK的频率就到1.3Ghz