怎么能不用原理图，直接画PCB？请大家指导~

Be_la

cadence PCB editor 没有网表网表文件可以直接 layerout么？比如结构给的dxf 文件 ，导进PCB editor 怎么直接layerout？论坛内有有关这个问题的帖子，但是阅读权限不够，看不了，新手请大家指导~谢谢大家。
) n. Z4 q! N4 t% m  b2 [! J( i
' A  l8 ^2 o( J4 p& R* W  B

woaidashui

原理上是可以的。比如手机上的spk小板，只有两个net。封装到进来，打开uer preference 打钩logic edit enable。

woaidashui

以前我老板，也是我师父，使用protel画图。简单的图直接纸上随便画画就开始lay板子了。神人一个，随便拿两个元件都能给我们做实验。

ruiquan765

没有原理 图，可以自己编写 一个网表，我就经常这样干，不过复杂的就搞不了了，简单的可以玩玩。随便导出一个第三方网表，然后参照格式编写 一个。下面是我自己写的网表，保存格式    .NET
) l2 y8 T1 ^. ^! a# G' G$PACKAGES
4K_conn_p0p5! 4K_conn_p0p5; J1
' U% I& ^7 X* Z" }, bSW2-EVQPUD02K! SW2-EVQPUD02K; SW1
SW2-EVQPUD02K! SW2-EVQPUD02K; SW2
+ k7 _/ C4 d, ~. H$NETS
GND; J1.1 SW1.4 SW1.2 SW2.4 SW2.2
pgup;J1.2 SW1.3 SW1.1
pgdn;J1.3 SW2.3 SW2.1
$END

Be_la

ruiquan765 发表于 2015-4-10 17:43
没有原理 图，可以自己编写 一个网表，我就经常这样干，不过复杂的就搞不了了，简单的可以玩玩。随便导出一 ...

谢谢您的回答，是个好办法，没试过。我用logic_edit弄。熟悉了再试试你的方法，谢谢

cjian

谢谢您的回答，是个好办法，没试过。我用logic_edit弄。熟悉了再试试你的方法，谢谢

nice0513

好象protel可以，allegro好像不行

dzkcool

用Part Logic增加元器件，用Net Logic增加连接关系

Be_la

nice0513 发表于 2015-4-11 09:40
- U6 j/ l! O4 A! N; N' a( T" E5 F好象protel可以，allegro好像不行

7 }. |* Z) }- v1 q可以的

Be_la

dzkcool 发表于 2015-4-11 13:32
& ?7 m: B+ U* \/ p0 J4 s" J" \+ T3 g用Part Logic增加元器件，用Net Logic增加连接关系

/ R  ]5 q  Q4 E好的 ，谢谢~
4 {# O1 z8 n* ^# x  o$ f