|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 w5555456 于 2014-8-2 22:32 编辑
3 a' B% n) [4 U+ ?( Z$ [7 a
5 X- `3 c- Q1 l5 J' E/ R# m描述:
; c' G, P8 u2 O7 b+ X 1、数据线和DQS均走在TOP和Mid1。长度误差150Mil。
5 D3 g0 P5 E* A x c' N. z 2、地址和控制线走在TOP、Mid2、Bottom,拓扑结构为T形分支等长,CPU分别到两片DDR的长度误差300mil。: [. R9 [5 U7 N
3、时钟线从TOP换到Mid1,阻抗100欧。$ g7 P( e3 Z9 ]. G, E% g, w; z
4、DDR的1.8V走在了Mid2,VCC层主要铺3.3V(给Mid2层的信号提供返回路径)。
( y, _! s4 _' g' o6 Z* B 5、信号线宽4mil,间距3mil(BGA区域)/4mil(其他区域),BGA区域内的信号线都采用盲孔设计。! }* | w" T# I: P( q- ~
6、PCB中大部分无关的电路我都删了,CPU还有几个电源没有布,不过DDR相关的基本都弄完了。2 g* }0 o& ]9 T F
7、所用软件,Altium Designer 10.0& M+ i& I+ x- n5 X N
$ h2 w7 N2 i4 T( L0 [3 n8 d" cPS:CPU的引脚间距是0.5mm的,过孔用的6/11.8mil,而且到焊盘的距离只有3mil,这样做出来板子焊接时是否会导致短路?有没有改善措施?
/ s3 d% f$ X$ z7 f) O' f
7 B L6 \- E9 O8 x8 i7 K6 s R, K" h/ a( s* ]/ W1 I9 \ d
热烈欢迎各路高手前来指导!谢谢!!! |
|