|
1 第1章 常用封装简介 6' l0 \% ?- e; }
1.1 封装 63 i" \2 V9 t: i J
1.2 封装级别的定义 6
4 b" B2 y: f4 f. [, e- Y- J1.3 封装的发展趋势简介 6
4 ?) q1 N; h& v: Z7 m+ \1.4 常见封装类型介绍 9
! E9 `5 d* w+ c: r1.4.1 TO (Transistor Outline) 9& d6 F" J0 [; \7 ?
1.4.2 DIP (Dual In line Package) 9! B0 Z8 o# E. P, ?, ]. H& C
1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 10+ ~8 a! [# O7 K$ q; X
1.4.4 PLCC (Plastic Leaded Chip Carrier) 11
* f# x: O3 z# |, l1.4.5 QFP(Quad Flat Package) 114 o9 x& y; s( b& }9 _7 Q6 C9 M6 ]3 Z
1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
& F4 k! ], m8 I3 L( X+ R1.4.7 Lead Frame进化图 172 q1 G9 s9 o' T& g6 z3 K
1.4.8 PGA(Pin Grid Array Package) 17
* ~9 T( F( h, N7 ]1 E4 O6 |- @; u1.4.9 LGA (LAND GRID ARRAY) 18" G$ j7 m$ L5 n7 K8 L& B3 @
1.4.10 BGA(Ball Grid Array Package) 18
], ~! A$ D0 e" K& M$ H+ v' L5 r1.4.11 T BGA (Tape Ball Grid Array Package) 19' y1 S2 [& x3 h' _+ o2 Q
1.4.12 PBGA (Plastic Ball Grid Array Package) 20
/ v6 L; u6 ?; m: T& A/ w G1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21# N) l; x- ?; n! n
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 229 w" z9 w; S0 Z+ E; O9 P: v8 @
1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 23
$ U p; r$ ^% Q3 M, x2 v1.4.16 MCM(Multi-Chip Module) 252 y, S4 t8 j' D* @1 F
1.4.17 SIP(System In Package) 26
' n$ I; o" K V: F1.4.18 SOC 27
' f) J$ b3 H# a. g1.4.19 PIP(Package In Package) 303 K% j3 z, S* L" B5 \. P# d0 ~
1.4.20 POP(Package On Package) 30
& [6 {; M. V, T4 N0 i; B3 V1.4.21 TSV (Through Silicon Via) 32
/ ?) J8 {/ ^4 [, I: M1.5 封装介绍总结: 34
. y& ~$ S9 Q' a/ |1 第2章Wirebond介绍 5$ H: }& I4 H3 B" G. w0 |; H3 Z
1.1 Wire bond 特点(成熟,工艺,价格) 59 g4 C Z* i5 o- Q( Q* P. K
1.2 Wribond的操作过程(每步骤有图) 81 ?! ?* f, Q# m- i+ P9 e
1.3 哪些封装适合于使用Wire bonding工艺 12# F' K8 U' J: \
1.4 Wire bonder机器介绍 14
, k4 Y; [5 ?& g. x) d1 第3章 LEAD FRAME QFP封装设计 6, w/ O/ q9 C! e/ t0 U
1.1 QFP Lead Frame介绍 6: R* D* G; ]- F2 Z
1.2 Lead frame 材料介绍 8
- g8 s3 C6 [: t0 h1.3 Lead frame design rule 8
% V* }; X ?7 m4 N& D- a' u1 A1.4 QFP Lead Frame 设计方法 103 U8 N& R \$ }7 c' [: M5 a
1.5 Wire Bonding设计过程(以autocad为例) 17
* q9 h! i J) s! K7 d" M1.6 Lead frame Molding过程 22' V7 u6 [3 |9 x7 i1 U# _
1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
+ g" V/ Z* k1 }( y7 F1.8 常用Molding材料的一些介绍 26
/ c% `- t0 j) \1.9 QFP lead frame生产加工流程 28
5 j4 ^4 Y/ l) n+ I
$ H& a( g" i+ o1 A第4章 PBGA封装设计 7
7 @8 H& v9 b. s. K2 a7 j6 U1 WB_PBGA 设计过程 7
" w1 V9 u/ G S0 R3 C1.1 新建.mcm设计文件 76 n0 {4 h: y- s8 [' u2 Y
1.2 导入芯片文件 8# {6 G2 U) c3 \$ n w
1.3 生成BGA的footprint 13$ P' R% {& y7 [1 {. j
1.4 编辑BGA的footprint 17# J y1 s3 K5 j" d0 S* B
1.5 设置叠层Cross-Section 20/ N0 `% W" v, r$ e! q3 E
1.6 设置nets颜色 214 X% e% F' a2 N8 a, ^, w8 ]
1.7 定义差分对 22
: J7 k* Y, j7 h7 j1.8 标识电源网络 23
+ P% ~$ Y2 N ]6 j! H6 g" o% a1.9 定义电源/地环 24* `5 H" @0 V2 q6 d- K
1.10 设置wire bond导向线WB_GUIDE_LINE 27
1 }7 Y* `& M& H/ {% B1.11 设置wire bond 参数 30
0 o1 ^, g9 w' R( H+ N1.12 添加金线 wirebond add 34( u+ I. c& A6 b
1.13 编辑bonding wire 36
5 v! c- g0 G9 X6 |+ m# a) V1.14 BGA附网络assign nets 38) v5 Z" C' n) _3 V# c7 _4 l
1.15 网络交换Pin swap 42" z0 F) Y! B' t( o3 h4 t" `' K# g! }
1.16 创建过孔 44
k a4 Z9 k/ D3 E; C: l1.17 定义设计规则 463 E1 Y8 y' y$ i* m+ [
1.18 基板布线layout 497 X- H- q# a* G/ w" h
1.19 铺电源\地平面power/ground plane 51
+ `2 W: B, p) e8 q# X1.20 调整关键信号布线diff 53( C) C# [" }! ?: M
1.21 添加Molding gate和DA fiducial mark 56; J# a5 i* N! B7 f- a& C3 \7 `3 l. I
1.22 添加电镀线plating bar 58+ a5 l' p, ?5 G* u4 x0 k5 G- f3 ]7 m
1.23 添加放气孔degas void 62
' n5 S: Y: g% v* d; J& k1.24 创建阻焊开窗creating solder mask 64) }# |) A: G# u" |2 m' n% b: u
1.25 最终检查check 67
1 N7 J% M5 s" A1.26 出制造文件gerber 683 P$ e9 f2 a7 _: g
1.27 制造文件检查gerber check 722 ~7 `7 m& v* O- r
1.28 基板加工文件 74, r4 K2 \# J$ A+ P* U$ m& R8 o: Y
1.29 封装加工文件 750 B- e6 D5 s: B( w0 t( u
; A9 ?, ]! K* m
1 第7章 pbga assembly process 7+ l6 k( I. L0 y1 R( h
1.1 Wafer Grinding(晶圆研磨) 7
9 C3 `9 m) m: B7 _! C1.2 Wafer Sawing(晶圆切割) 9
0 o6 `. N) c& I1 B. w1.2.1 Wafer Mounting(晶圆贴片) 10
& T9 A) w( x& P$ K$ r1.2.2 Wafer Sawing(晶圆切割) 104 L: O5 Y5 g/ ~1 h/ M. O7 M5 J
1.2.3 UV Illumination(紫外光照射) 11+ y# M( J) H1 @8 @
1.3 Substrate Pre-bake(基板预烘烤) 11
+ g6 W* h- g+ X. e1.4 Die Attach(芯片贴装) 121 b3 J" n' w' ^4 g; e
1.5 Epoxy Cure(银胶烘烤) 14
# L+ d. U, }" ?( O2 [1.6 Plasma Clean (电浆清洗Before WB) 14
8 i8 ?( m5 _6 D- x1.7 Wire Bond(金丝球焊) 15
: d& E8 u& `6 ]* @8 ? V1.8 Plasma Clean (电浆清洗Before Molding) 171 N$ A6 L0 n7 {; n/ |) v
1.9 Molding(塑封) 18; ? n; E' [8 }0 i
1.10 Post Mold Cure (塑封后烘烤) 19
: E7 \: i6 E1 h B7 e1.11 Marking(打印) 203 H3 P7 g) ^: ^% P: k6 a; J
1.12 Ball Mount(置球) 227 F: h: ~# G3 }+ J4 a
1.13 Singulation(切单) 22
$ u2 H& c1 I( `% O7 i3 ~1.14 Inspection(检查) 23& T+ ]% X5 v' E8 T: ]9 A2 ?
1.15 Testing(测试) 24( J" v. x( n5 j) U s( r
1.16 Packaging & Shipping(包装出货) 258 {+ J' z6 U9 U# ^1 A& g0 M
5 t) I, E' n$ H2 [) }1 第6章 SIP封装设计 8
" p4 h6 `. x! u/ y4 p! n1.1 SIP Design 流程 9! b/ s7 H: O) D& ~# h1 A* W
1.2 Substrate Design Rule 11
/ u+ s7 b9 a/ P+ ?1.3 Assembly rule 14
" n7 W$ k* R5 X* E; ]/ G1.4 多die导入及操作 16
, E3 T2 J$ M5 v0 q1.4.1 创建芯片 16
: A1 O( @5 E6 [8 y, x1.4.2 创建原理图 34, ^ n) s: O _. t
1.4.3 设置SIP环境,封装叠层 368 _) n% U5 `8 O6 I# Q/ D
1.4.4 导入原理图数据 42
& b. C# p! i0 P. m1.4.5 分配芯片层别及封装结构 46
# h" Y. {6 Z' a" k1.4.6 放置各芯片具体位置 496 R. D* h) B% ~# w1 g4 N
1.5 power/gnd ring 45
& H+ P2 g7 Z+ d1 b! p O/ x1.6 Wire bond Create and edit 59
. k/ V$ _0 `8 E, |1 v1 }; b9 u) m1.7 Design a Differential Pair 68
4 G |' E! s- j$ s1.8 Power Split 73
8 v; t6 ^$ _; D/ t( n$ @1.9 Plating Bar 78
/ O4 a& A2 h; o: M- @: Y1.10 八层芯片叠层 83
: f+ d3 }6 T4 j3 G- D5 n; F1.11 Gerber file/option 834 w9 J) _; W D! e# Y6 O
1.12 封装加工文件输出 91
: r; K! f+ B8 q# P+ m& N1.13 SIP加工流程及每步说明 1009 c- V8 L0 X9 K) `. r3 M
1 第7章 FC-PBGA联合设计 73 Q1 X* X- Z9 ]6 a& c% U
1.1 高PIN数FC-PBGA封装基础知识 7
8 W! F6 F, D+ y( Q0 [3 F1.1.1 高PIN数FC-PBGA封装外形 7
' D% @/ d1 {* D! O& t7 R1.1.2 高PIN数FC-PBGA封装截面图 7
$ @7 `) H2 _4 ]& s1.1.3 Wafer 83 I3 \6 O' P) A9 M7 _
1.1.4 Die/Scribe Lines 8
6 A" Y1 B2 ]& F# `' `, L& T1.1.5 MPW(Multi Project Wafer) 8
7 Y' U; g' K9 v0 Q$ `% C1.1.6 BUMP(芯片上的焊球) 9* R* [* b& i8 G
1.1.7 Ball(封装上的焊球) 9
4 ]1 e3 z3 {$ L- W5 w; l2 R- @1.1.8 RDL 10& W9 X4 H' h* T/ _# l/ Z5 h
1.1.9 SMD VS NSMD 11( E! w& D7 U1 U
1.1.10 FlipChip到PCB的链路 12. N2 X7 P% \1 [; w; \
1.2 封装选型 12
9 P6 w' @( H) c! g+ f+ \1.2.1 封装选型涉及因素 12
0 Y3 t \1 e0 G" O# F1.3 CO-Design 14
! }6 Z4 Z5 G c1 q5 Z G1 H1.4 Vendor推荐co-design的流程 14
% b% L- u+ F: q1.4.1 Cadence的CO-design示意图 15$ P' A3 u, ?' _6 n
1.5 实际工程设计中的Co-Design流程 16
; c0 }- |, x v; M* {, ^! g1.5.1 Floorplan阶段 18
5 E( Y. @4 i8 t) }1.6 FLIPCHIP设计例子 29
8 u: L$ E: b8 b0 F( W1.6.1 材料设置 29
. h. v1 D2 H7 c' c2 q( Z6 k1.6.2 Pad_Via定义: 32
5 C! g7 }! ~) u% q, w- {1.6.3 Die 输入文件介绍 34
y: K% l+ l ]7 ^& X8 L; P1.7 Die与BGA的生成处理 34
* H" M* S7 c3 u7 Z; V( V1.7.1 Die的导入与生成 346 b/ \9 T- f0 P( A
1.7.2 BGA生成及修改 38
" Q; c8 p. p: r( R, W2 o, c1.7.3 BGA焊球网络分配 44
; j3 V1 I6 h) D1.7.4 通过EXCEL表格进行的PINMAP 47) k1 e& d- q9 k; Z+ E* M
1.7.5 BGA中部分PIN网络整体右移四列例子 48 h9 |! O0 t8 Q
1.7.6 规则定义 516 F/ f3 @5 g2 [* O8 l
1.7.7 差分线自动生成方法2 58
/ L) u1 P+ y& Q$ ?/ I& ~/ n1.7.8 基板Layout 580 i e- E, W7 {
1.8 光绘输出 64
; k! o3 c$ ^+ [, J1 第8章 封装链路无源测试 55 \8 Z& d( e8 \% [4 m& @, b) L( K$ y
1.1 基板链路测试 5
) |7 p( D7 W8 J1 o" q$ ]( b: k$ R1.2 测量仪器 5# w! p% s& y, m0 _ L, Q
1.3 测量例子 5
5 V! X! h5 c. i1.4 没有SMA头的测试 77 `5 Q: f* \8 }" p) \# o
1 第9章 封装设计自开发辅助工具 50 O0 C% n' V# Z: @ X4 `4 s
1.1 软件免责声明 5* `: t. [8 g) n" r0 A
1.2 Excel 表格PINMAP转入APD 6
; T1 C! |1 p' U- k1.2.1 程序说明 6
3 x2 L R D/ t5 ~* V1.2.2 软件操作 7
6 V7 S) Q! J* [( v' D( g, H1.2.3 问题与解决 13& g8 ~2 d; V0 l# G4 H
1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14# M( X* U+ X; K) s* F. F9 }
1.3.1 程序说明 14
6 b0 K1 q {% @& S8 \: j0 T) L# ~1.3.2 软件操作 14
7 E2 n* n( O0 ]4 j$ F3 r; u: ^1.3.3 问题与解决 18
* V+ G+ `2 V2 V! D: W# b1.4 把PIN NET格式的文件转为的Excel PINMAP形式 185 e4 `4 U' b4 D& d) c
1.4.1 程序说明 18
" |6 r# p9 i( ]0 m1 O. X1.4.2 软件操作 19
6 g" u; m2 j2 t) f; T9 {1.4.3 问题与解决 20; C8 f7 l- h$ B4 k" S Y1 F
|
|