★★★ 大家一起学PADS （一）★★★......【有问必答贴】

etwk

请教老师。PADS中如何在已铺好的铜箔线路上面镀锡。就是加强导电，散热那种。不好意思。刚学，老是有问题。

etwk

另一个问题是如何拼板。

zhuxiaoxing

zhuxiaoxing 发表于 2013-8-7 13:41
好吧 ，我拼成3块了。请问下 ，我拼板好的 3块钢瓦可以做在同一块钢瓦上吗？因为一块钢瓦要60块钱，老板 ...

非常感谢。

etwk

etwk 发表于 2013-8-30 22:24
请教老师。PADS中如何在已铺好的铜箔线路上面镀锡。就是加强导电，散热那种。不好意思。刚学，老是有问题。

是2D线？还是“铜箔”线。老师。

xian2006

5 [% L9 K; H1 W' B6 F9 f
7 @6 w  v5 T& q7 d8 O5 R想请教一下jimmy大师关于QFN封装的问题，QFN封装除了引脚外还有一个散热焊盘，和一些散热开口。有人说散热焊盘可以用铜皮代替，我不太清楚散热焊盘用焊盘还是铜皮，散热开口就是通孔焊盘吗？
' ^0 n4 O- x* n+ }! ]& L; A! p还有一般这些焊盘都是接地的，但是在做part的时候CAE不可能画这么多地的。不知道大师是怎么解决的

, m; t/ ~5 L( n8 l) K" z3 V
jimmy回复：
, S, p' B  A# Y# q- K% L8 C
焊盘就用焊盘。散热开口是什么样的？
5 O: S, G" ~' T5 S
做PART时，增加相应的CAE管脚。

xian2006

xian2006 发表于 2013-9-17 14:14
想请教一下jimmy大师关于QFN封装的问题，QFN封装除了引脚外还有一个散热焊盘，和一些散热开口。有人说散热 ...

9 i- X' c: _& S9 h比如说这个封装 ，那在PART上不是要加很多引脚，在设计规则的时候同网络的安全间距设置为0，这样才能通过设计检查，我不确定是不是怎么做的。
: C/ v; h+ B6 q1 d9 t4 @9 H2 s8 r* X之前做的PART上没搞那么多引脚，所以一检查全是错误。
想知道一下比较正规的做法。毕竟刚学没多久，要养成良好的习惯。
+ ~7 `4 z, |& `" X9 f3Q

jimmy

xian2006 发表于 2013-10-10 16:58
4 b1 p" x* s$ ^9 `+ F% ^1 u6 I' E比如说这个封装，那在PART上不是要加很多引脚，在设计规则的时候同网络的安全间距设置为0，这样才能通 ...

2 K4 M9 \8 `1 _: M中间的散热焊盘只做一个大的就行了。
& x8 T  V) t5 o: ^& Z
) }( S) r: B, a0 i! [" o$ P另外一些小孔，在PCB设计时，选中中间的散热焊盘(通常是接地）的网络后，右键，add via.

: j* k3 g* U/ h想加多少就加多少。可以比推荐的多加几个。

jimmy

怎样快捷的把坐标改在元件的中心点？

应该一开始就根据原点来放置焊盘。
" @. u9 A4 J- R2 y, [8 e
9 |  H6 P& @" U- y. z! X1 y; M如果要修改原点，比如原点在一脚，看一下二脚的坐标值，然后在二脚坐标值的一半位置处再放置第三个焊盘。
  d+ }+ g& N0 Z( E6 [0 G
选中第三个焊盘后，键入SO并回车，即可将原点设置在中心。

8 G! N3 D" i5 g6 x. B; A1 a- Q设置成功后，删除第三个焊盘。
0 h& [& ^1 T1 O/ l+ v3 W

jimmy

关于fanout:
6 s. B% \0 [* Q/ p$ m1 v
Fanout的定义：Fanout是高速PCB设计中一种方法和习惯，通俗来讲，就是提前将器件的网络引脚通过线和过孔引出来。
  [8 w, F- ^8 d
Fanout的好处：过孔和引线可以通过设定的规则进行引出，过孔与过孔之间用户可以在布线前预留出来布线通道和电源通道，有利于后期的布线通道规划。由于过孔之间是按一定的间距引出，更有利于后期添加测试点。在高速PCB设计的思路，都是先fanout,再走线。先fanout的好处就是过孔之间非常整齐，就像古时候打战一样，提前演练好的阵法和阵形往往可以以少胜多。

jimmy

板上的差分线有哪些？

通常某些特定器件具有差分线特性，如USB,以太网，HDMI,LVDS，DVI等等。
/ h1 ^, O; o8 x# b7 Q
# f! _- f. t& u- `如果原理图工程师的图纸绘制标准，差分线上在原理图中会以后缀：+或-,N或P存在。
, m" I7 h  I% k  D( q* @2 ?& M

爱在他乡

加群 需要什么验证呢？
# I0 h7 |2 }3 o- @7 ?

jimmy

layout做完了，铺铜也完了，但是每次重开pcb文件的时候，铺铜（flood）的地方就镂空了，如果需要展示效果必须用Flood manager重新Flood才行。
5 E* v: H% M% V( n+ l* ^
' u% ^' U/ S" h: G* G解决方法：重新打开PCB文件时，重新执行HATCH ALL就能恢复灌铜了。或者view->nets，然后关闭此对话框也可以。

  Z/ m  b: P2 x2 ^7 R也可以进行设置：Tool-->Options-->hatch and flood-->勾选“ Autohatch on file load”

yysh_ice

XJ253001 发表于 2010-9-27 17:36
回复 242# ll8013

我用过这个功能不好用，要求原理图中，要复用的这部分内容完全一致，包括连线，属性attributes,value等等，稍有不同，一些RLC就会被乱用。

jimmy

pads出不了ODB++文件解决办法：遇到过几种情况了。无法出ODB++文件，不知道什么原因。有时候Pads直接崩溃了，求解！
' B) m' x; F! A3 y2 c( S% j9 Y& A
答案：将泪滴删除后即可成功导出。

lht-tz

JIMMY你好！

: L4 _9 E* g3 t  D/ o7 j
9 ^$ U7 v9 I( m) y' z* x; M如图，这个是另外一个同事做的封装。我直接是导不入PCB里面。需要设置为"最大层"才可以。
! N6 l& ~4 }/ O6 u0 r 我想知道怎么可以不设置最大层也可以使用。又或者怎么把封装不最大层。又或者说明最大层有什么好或不好。
% f$ T" G5 T0 M0 ]5 a( A谢谢了。