一个关于DDR走线的问题

gdysg · 发表于 2010-8-12 09:29

学习中

luoyp · 发表于 2010-8-20 15:46

学习向上

lijie2010 · 发表于 2010-10-1 21:53

我觉得应该可以通过软件来调整，我们之前做类似这样的案子，也都是原厂来调试时序的一般都可以解决

peterxi · 发表于 2010-10-30 13:09

通常情况下差距不是很大，在50到100mil左右！@

careywang · 发表于 2010-11-11 11:48

谢谢分享！

zcyxh12345 · 发表于 2011-3-2 09:14

这个问题计论得很好啊。

forevercgh · 发表于 2011-3-24 12:22

回复 scott 的帖子

速率只是评估走线等长约束的之一，但并非速率越高，等长约束越严格。SDR SDRAM和DDR/DDR2 SDRAM其时钟系统是有区别的，
针对数据来说，SDR 是common clk，DDR 是 source synchronise clk，其控制方式不同，约束也会不同。
具体还是要依据datasheet计算timing margin