10G光模块差分线走线注意事项

xiaoxiaosky · 发表于 2014-3-12 11:40

取决于光模块和BGA能否表层出线，如果可以表层直连，那就沿着走线打地过孔铺铜；如果不能表层出线，可以走靠近Bottom层的内层，保证stub最短，信号可以做背钻处理来减少stub.换层过孔处添加地过孔.

hukee · 发表于 2014-4-8 15:28

pcb回来没有，看看结果，表层主要是不能包地，铜厚不连续。
内层都是1oc铜厚，但是有stub。10g 1500mil长度，感觉很有点长。

0aijiuaile · 发表于 2014-4-12 17:35

10G 光口 8000 mil FR4 1141 OK,一般损耗问题都是小问题，大问题是加重、均衡搞定不了的问题。

holic · 发表于 2014-6-8 22:17

同行啊，在那家公司啊？

鲁西西 · 发表于 2014-6-24 19:32

无锡同步电子。

sphai · 发表于 2014-7-14 15:52

能走表层走表层。。1500MIL不长。不用太担心。我刚做了个10G光模块到FPGA的。。走的顶层和底层。。没仿真。只是做了等长。可以跑通没问题

layout2011 · 发表于 2014-7-23 21:30

于争发表于 2014-3-2 20:43: w8 Y) P5 `! i
10G差分线，1500mil线长，表层和内层都能搞定。
' Y5 o' L" g* R; F走表层：必须和PCB确认好，表层他的阻抗控制怎么样。差分 ...

于老师，内层除去过孔的影响还要考虑内层的延时比外层大，，还有一个要看板子的层数，如果是8层板，内层的线会很细，电阻的损耗会很大。而外层的线会粗很多。

hukee · 发表于 2014-7-24 16:02

0aijiuaile 发表于 2014-4-12 17:35$ @3 g2 o' G, ~, u2 H
10G 光口 8000 mil FR4 1141 OK,一般损耗问题都是小问题，大问题是加重、均衡搞定不了的问题。

跑时间长了丢包，是吗？

0aijiuaile · 发表于 2014-7-25 15:38

hukee 发表于 2014-7-24 16:020 a# @2 f3 L+ k7 e0 i
跑时间长了丢包，是吗？

有问题肯定丢包了，关键要确认是什么原因引起的。

		自动登录	找回密码
密码			注册

[仿真讨论] 10G光模块差分线走线注意事项