ARM9核心板叠层方案请教

xieyifu

小弟最近接到一个项目 ，一块ARM9，一块SDRAM,和一块Flash memory,架构的核心板。ARM9采用BGA封装，老板要求用四层板，我想用这样的叠层方式，不知道是否合理，地层-信号/电源-信号/电源-地层，中间两层走信号和电源混合。顶层和底层不走线，进行铺地处理。另外SDRAM的频率是166MHZ。不知大侠们有没有更好的建议。
4 w7 _) j: g2 i

xieyifu

somebady help me !

本无名

正常叠层足以

xieyifu

BGA焊盘间距0.8mm，空间太小，正常叠层布不下

rjc

能放上你的ARM9资料看看吗 谢谢~~

willyeing

可行的

xieyifu

rjc 发表于 2011-6-27 11:18
; P! u& ?3 A; z; B能放上你的ARM9资料看看吗 谢谢~~

ARM9芯片资料 AT91SAM9260.pdf (570.14 KB, 下载次数: 90)

2011-6-27 12:04 上传

点击文件名下载附件
下载积分: 威望 -5

ORZ

- -我觉得。。还是 TOP-GND-VCC-BOT 或者TOP-VCC-GND -BOT比较好。。。像你那样的做法。。。地平面已经支离破碎了。。。

ljdx

xieyifu 发表于 2011-6-27 10:19
/ Z3 @8 @  Q. ~7 p6 x$ EBGA焊盘间距0.8mm，空间太小，正常叠层布不下

  I* }% U0 Y' T+ M- v我觉得你的叠层更费空间

xieyifu

ORZ 发表于 2011-6-27 14:26
- -我觉得。。还是 TOP-GND-VCC-BOT 或者TOP-VCC-GND -BOT比较好。。。像你那样的做法。。。地平面已经支离 ...

这种叠层方式，我是在一本书上看到。书上说这种叠层比传统的四层板叠层（也就是你说的那两种叠层方式）的EMI的抑制更好。就算我用传统的叠层方式，因为要打很多过孔，还有两个比较长的排针。弄出来的地也是不连续的。之前有人画过一版，现在要修改，所以我想用这种叠层方式。

xieyifu

ljdx 发表于 2011-6-27 14:36
% s) s; ?8 F. o$ Y6 u. M我觉得你的叠层更费空间

9 X, X$ T5 @! J7 k) ?! s不管怎么么样 先试试再说吧。

本无名

回复 xieyifu 的帖子
  L" J6 u/ l7 y9 X9 P. z6 u
; p! R& F/ s2 D, X% }9 p理论上是对EMI好些，但SI 呢？利弊权衡还是普通叠层吧  个人建议

xieyifu

本无名 发表于 2011-6-27 15:06
! P: |4 t! H! ~# F( K; g7 r回复 xieyifu 的帖子
/ y  K4 t# D) H: }. e6 m5 U% f
( g4 o+ h$ T+ i/ u理论上是对EMI好些，但SI 呢？利弊权衡还是普通叠层吧  个人建议

SI关键是看走线怎么走了，把握好重要的信号线 ，应该是没问题的

qiangqssong

3楼说的有理，这种系统的4层板正常层叠即可，不用搞什么特殊的叠层！！！

xieyifu

四层板走线压力太大了 ，我决定去掉电源层，用粗导线代替，留一个完整的地层。看来大家有不太赞成这种叠层方式啊 。以后有机会还是要验证一下，看看这种特殊的叠层方式，到底有什么优势。