问题：关于两片内存等长走线

817588 · 发表于 2008-10-8 13:28

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

先谢谢各位的回答！！
首先我今天在网上看到说，在ARM9系统中根本不用考虑内存的走线等长问题，只要内存够接近CPU就可以。为什么？是什么原理？谁能帮我解释下！！
另外，下面是走等长线的问题，我用的是三星的2440,两片SDRAM，一片FLASH，8层。用PADS ROUTER布线。
1、所谓的等长线单是指数据地址线还是包括其他线?
2、两片内存如何放置才能让布线达到最佳效果！是否能提供实例！（先谢谢了）
3、等长是指严格等长还是有误差范围，在PADS中有误差是200MIL的默认值，是否可以使用。

jack185185 · 发表于 2008-10-13 11:55

我也想知道

817588 · 发表于 2008-10-8 22:25

我顶我顶我顶顶顶

kely``zhang · 发表于 2008-10-9 11:09

偶也想知道，關注中

longmin · 发表于 2008-10-9 14:52

怎么没有回答啊

steven · 发表于 2008-10-10 09:35

只要内存够接近CPU就可以，是指ARM的时序要求不是很高。
（1）等长线包括数据、地址还有时钟、控制类信号。
（2）双面正反贴比较好。
（3）默认值误差200MIL，应该够了。

kely``zhang · 发表于 2008-10-10 10:13

但是如果一塊板上有四塊DDR內存，走等長還是有點困難
不知誰能上傳個LAY好的文件讓大伙開開眼界

vbgood · 发表于 2008-10-10 14:48

我是刚学习的,不知道怎么来实现等长布线
谁能说一下呀

817588 · 发表于 2008-10-12 13:02

谢谢6楼的回答！！
请问控制类信号和时钟信号也要和数据地址线一样的长度吗？

最好谁能提供一个例子，这样比较清晰。
另外在PADS中，怎么样可以让一条走线走出要求的长度？应为等长的话总要做相应的修改。

[ 本帖最后由 817588 于 2008-10-12 13:04 编辑 ]

817588 · 发表于 2008-10-13 19:41

原帖由 yhtonline 于 2008-10-13 10:20 发表 3 {4 ?5 r7 x+ x1 |& Y; J$ p) \
时钟信号，应该小于数据.地址线长度的,
; K) F4 I: m* i: t( y# q& x控制类信号,不用和数据地址类信号一样长,不要差别太大就成,
- b1 Z. a, u, ^在同类信号间, 误差范围最好在+/-50mil 内, 如所有数据线.
M+ w. L+ q6 c4 [6 L) z. y7 Q数据.地址线之间的误差最好在+/-200mil内,
[5 [9 I2 l0 [: C7 ]; M+ S: p- l0 z. e0 P0 B# B
长度控 ...