|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 kevin890505 于 2014-4-21 16:59 编辑 " Z; g* g |( }' Q8 p" T
; \$ `1 l, g% o3 u/ J0 {各位好,由于以前一的PCB基本都用一片DDR,用相对延时没什么问题,这次一块板子有6个DDR,在调整线长时候遇到疑惑:0 M3 A, H" `4 l( S( U! W) n
/ M2 [, ]( _1 ^
以IPC比赛PCB为例,图中主芯片U1,DDR为U2,U3,U4,U5设置相对延时,分别是U1-U2,U3,U4,U5的pinpair,然后找到最长的作为target。* g- S. i% z6 |( X# a$ S+ G
) c# ^$ H- S2 `% y" q( {
但是在开始调整后,有点头晕了。信号方向是U1-U2,U3,U4,U5.那么我调整线长需要从哪边开始? 实际尝试中,我不管先调整图中U1-U5最短的线,还是U1-U2最长的线,但是都出现图3的现象,.我知道这个DRC是由于U1-U2,U3,U4,U5,公用某一段走线,然后其中其他还有某几段没满足延时要求导致,但是实际操作中,我觉得应该是从最短的线开始的。但目前还是不知道怎么解决这一纠结。请问怎么才是正确的做法(target已确定,约束正确),到底需要先调整那一段才不会出现这种现象?
' w: C6 h* g% v( U图中黄色为target,另一个红色箭头指向的是正在调整的线。
% Z. ^+ v( @0 }6 E0 M$ p
7 h1 I- T" \6 ? |
|