allegro等长设置问题

tanghui1987510

等长设置好后，显示的长度与实际长度不一致，请问这是什么原因呢？？？{:soso_e183:}
- ~: h. S2 b! y* z' L

dzkcool

去掉下图中的Z Axis Delay即可不包括过孔长度

李明宗伟

什么是显示长度，什么是实际长度啊

tanghui1987510

李明宗伟 发表于 2013-8-1 21:27
什么是显示长度，什么是实际长度啊

show net 的时候显示如下，为什么会出现BOTTOM/BOTTOM,Zall=32 MIL，不知道哪边设置错了


" I  h5 h3 I6 H/ ]9 g' u  Net Name:            XM1_DATA15
  Member of Bus:       XM1-D1

  i& U! F; f! k3 l  Pin count:              2
( V: x! d- R0 Y* U, x" e5 r6 y0 R' @  Via count:              4
0 ]; r0 m3 z. H2 Y3 z8 V3 d  Total etch length:      903.28 MIL  
% \$ u# C- B5 r. e1 W$ P% m  Total manhattan length: 430.73 MIL
: R$ ~* A$ \4 u  Percent manhattan:      209.71%

$ @4 T" F0 b* k5 q  Pin                     Type      SigNoise Model        Location
. Q: e9 _/ ~: R( D+ X. \5 R  ---                     ----      --------------        --------
9 o: J! e' Q0 W9 M+ L, Y3 r  U4.B9                   UNSPEC                          (-1516.62 685.41)
7 O: G, |5 b/ i1 V7 g# N& }  U1.C17                  UNSPEC                          (-1184.58 784.10)
/ Y6 R: }' Q; P8 n( r+ ^9 |
3 C0 q: O- O8 Z: V- O  No connections remaining

  Properties attached to net
& H: n5 ], c6 R% }    BUS_NAME          = XM1-D1
' n+ y; P, k) k3 c; Q    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8
. I  Q5 s" A0 f. j
  Electrical Constraints assigned to net XM1_DATA15
% K6 L* l, D! c* p5 b. E  ^% c; o    relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL
5 E/ _& y4 D; X1 v+ r& L
/ }$ C( A. L! |3 C! U  Constraint information:
    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1
/ K1 ^9 D: ~  m6 h5 \            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM
3 F9 B* q7 `" L9 j4 I4 n. S' N            (-1184.56,784.10) via GND07/BOTTOM
0 F9 q2 C/ b* Z4 ^4 {5 e9 k, N% B9 |      18.13 MIL cline GND07
+ Y2 v: z* K- I5 D8 }0 X5 M5 R) k$ x            (-1197.38,771.31) via GND02/GND07
      639.6 MIL cline ART06
            (-1368.74,567.43) via GND02/GND07
      30.94 MIL cline GND07
% D# o: v# f  ?6 K            (-1393.13,581.82) via GND07/BOTTOM
      214.59 MIL cline BOTTOM
            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
' J% T! D: h$ G+ {" h" {: i% F" U# {' V6 Q  Member of Groups:
. ^$ H1 ]3 e& V$ q; G    BUS             : XM1-D1
0 n( \$ H+ S( p" D. m9 `8 W& R

在水一方@羽球

加我QQ739537967，给你看看

李明宗伟

Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constraint information中的线长还会包括过孔等信息，是综合考虑的延迟。

tanghui1987510

李明宗伟 发表于 2013-8-2 21:58
0 J& o8 k) A; n/ F1 |Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constrai ...

那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length，而不是Constraint information的长度呢？

李明宗伟

Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟；而如果你只是想约束走线长度的话，可以设置Total Etch Length，不过它不是相对约束。

tanghui1987510

李明宗伟 发表于 2013-8-5 17:18
3 W. z: @% s3 O) n# XRelative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...

请问具体要怎么做？在哪边修改？

jiaoweiyong

过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

tanghui1987510

jiaoweiyong 发表于 2013-8-6 09:55
  L# i; ^/ I: e) B, [( `过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

8 ^" q! A% ^' F! z8 c" i1 u: A我要怎样设定，才能不把过孔算在里面呢？{:soso_e183:}

lisatm

tanghui1987510 发表于 2013-8-6 10:27
我要怎样设定，才能不把过孔算在里面呢？

! T& y; b9 V, D) Q4 m4 }1 Y直接查询不就可以了吗？显示的是走线的长度。

jiaoweiyong

忘记了

tanghui1987510

dzkcool 发表于 2013-8-6 12:21
9 V9 N2 o# g  e去掉下图中的Z Axis Delay即可不包括过孔长度

* y. z8 a4 D! w/ M, }3 Y{:soso_e183:} 正解，感谢！！！