请问这样的情况算是信号跨层分割吗

congbupt

叠层是这样的:
S-信号层
" W+ B9 Z! r9 F9 a, \; RG-地层
6 R* v7 b) b# g5 B9 ~- V! M, ZP-电源层

1  S
2  G
6 h1 n7 b6 \) W5 [3  S
4  P
5  G
6  S
/ f+ o9 {$ m% E6 l& M7  P
8  S
9  G
10 S

第4层的电源层被分割了，这样第3层的走线就出现了跨第4层电源的情况，第2层是完整地。这样第3层算是跨层分割吗？对信号的质量有很大影响？？？

香雪海

你的第三层是参考第二层和第四层的，也就是说，第二层和第四层都是他的参考平面，最好就是两层都不跨，跨分割对高速信号线的影响较大

Aubrey

香雪海 发表于 2013-7-29 11:47
你的第三层是参考第二层和第四层的，也就是说，第二层和第四层都是他的参考平面，最好就是两层都不跨，跨分 ...

) h1 P+ t) I5 Y( N# |8 M8 r啊  是这样吗    那我以前都搞错了……，第3层没考虑第4层电源分割

123123

只要一层是一个完整的地就好了。不需要P层是完整的。
或者，你可以在P层挖小块的铜箔，来匹配高速线。

ccm_rose

第3层对应的高速信号在第四层给他同一个电源网络平面，保持一致的电源平面要好些，高速的建议两边参考都是地

leese2002

如果L3-S层的阻抗线对应的L4-P层面位置保证不了完整的铜面；在叠层上，S-P间的介质厚度要大于S-G的介质厚度

lmh830626

ccm_rose 发表于 2013-7-29 14:49
第3层对应的高速信号在第四层给他同一个电源网络平面，保持一致的电源平面要好些，高速的建议两边参考都是地 ...

那得不计成本，每个信号层上下都是完整的地。有时候很难。现在的处理器供电电源很多。1.1V, 1.2V,1.3V,1.5V,1.8V, 2.5V,等等。

congbupt

lmh830626 发表于 2013-7-30 09:11
7 c, g" y; g# K1 O( R* \那得不计成本，每个信号层上下都是完整的地。有时候很难。现在的处理器供电电源很多。1.1V, 1.2V,1.3V,1. ...

2 K; b! K* l2 x: k是啊，电源多，难以保证两面都完整。那跨一面的分割，这样影响大不大呢

cake

层分配的时候，高速信号线尽量在同一层，用两层GND包，这样效果最好

congbupt

cake 发表于 2013-7-31 16:25
* }+ u5 s- U' K5 B! i/ d层分配的时候，高速信号线尽量在同一层，用两层GND包，这样效果最好

; O0 |' J, L+ o/ n3 s8 |这个大家都知道。正面回答上面的问题啊

0835120153

这种情况只能是在第4层（电源层）给对应的高速线挖块地了，要不如果跨的话还是会有影响的

逸步舞秋风

总觉得你的层叠设置有问题
建议将4p 5g 互换
这样3就没有跨分割问题了

congbupt

逸步舞秋风 发表于 2013-8-3 16:45
# X  L' ^  l. `' j% ~总觉得你的层叠设置有问题
建议将4p 5g 互换
9 @/ {- Z" u8 K这样3就没有跨分割问题了

3没有了，6 就有了好不好！！

zhangjunxuan21

坐等楼主的答案啊 我也遇到这个问题了  p层不分割 电源还出不来了  我的做法是在s3层尽量少走线，然后走的尽量是一些杂线阻抗要求不大的

菲菲

建议这样来划分：S1 G1 S2 P1 S3 G2 P2 S4 G3 S5，缩小第五层和第六层间距，扩大第三与第四层，第七和第八层的间距，主电源和对应的地在第六和第七层。