请教jimmy老师 很急在线等

chuxuepcb

DDR2 等长           clock 1453mil                      DQS and DQ 1250~1300mil                      ADD and ctl 1580~1951mil
& G5 a6 \3 V7 A3 m3 |6 u$ L顶层DDR2布线的周围做keepout处理了
这种能跑到1G的要求吗？

jimmy

如果你想万无一失的话，就将误差控制再严格一点：
DDR2 等长：
% S( c9 a/ X5 F$ tclock 1453mil                      DQS and DQ 1250~1300mil                      ADD and ctl 1580~1951mil0

改成：
- h+ @. N0 I1 R0 @! K" C
/ w0 L  k! N3 ~! t! B/ Nclock 1580mil                      DQS and DQ 1530~1580mil                      ADD and ctl 1580~1951mil0
9 J9 Q) C& w$ h/ G  h% U% l! X7 ^

chuxuepcb

jimmy 发表于 2013-2-21 11:23
如果你想万无一失的话，就将误差控制再严格一点：
DDR2 等长：
clock 1453mil                      DQS  ...

以前的人画的图是这样的，走线方式和我的不一样什么方向的都有，我想问问我们那种走线方式比较好呢？
* M' X" I: P8 Y3 L! S- P5 `6 D

1 t2 d' [+ _: D; W6 ]9 F
3 [5 Z2 T% Y+ r: k; A2 F
4 j0 w$ ~6 q$ r  j% ^, g* v) o

jimmy

chuxuepcb 发表于 2013-2-21 11:31
以前的人画的图是这样的，走线方式和我的不一样什么方向的都有，我想问问我们那种走线方式比较好呢？
% k! [+ F# \6 o4 B) I6 O: V+ u
...

, j' f, D8 h# K7 o9 H; F, S* \* Z你以前的同事充分利用了空间。走线方式比你的要好。