请教jimmy老师 很急在线等

chuxuepcb

DDR2 等长           clock 1453mil                      DQS and DQ 1250~1300mil                      ADD and ctl 1580~1951mil
顶层DDR2布线的周围做keepout处理了
这种能跑到1G的要求吗？

jimmy

如果你想万无一失的话，就将误差控制再严格一点：
DDR2 等长：
/ F( w% Y7 B6 ?0 ], Nclock 1453mil                      DQS and DQ 1250~1300mil                      ADD and ctl 1580~1951mil0
  V0 M% G0 ?$ Y+ p: G
改成：

' `4 e+ X+ l' N( P( Xclock 1580mil                      DQS and DQ 1530~1580mil                      ADD and ctl 1580~1951mil0
1 I9 G0 Q: M" A4 Y" M+ S3 U

chuxuepcb

jimmy 发表于 2013-2-21 11:23
如果你想万无一失的话，就将误差控制再严格一点：
DDR2 等长：
clock 1453mil                      DQS  ...

以前的人画的图是这样的，走线方式和我的不一样什么方向的都有，我想问问我们那种走线方式比较好呢？

2 K: }+ C+ c1 B/ g# L

' Y  }* V* H9 j! |
9 a9 W$ @8 t$ H  k$ Y* M; u, H: i1 b

jimmy

chuxuepcb 发表于 2013-2-21 11:31
5 ~9 n0 F: q: k, o. S以前的人画的图是这样的，走线方式和我的不一样什么方向的都有，我想问问我们那种走线方式比较好呢？

...

" |2 y  i- n/ D. [6 \你以前的同事充分利用了空间。走线方式比你的要好。