请教jimmy老师 很急在线等

chuxuepcb

DDR2 等长           clock 1453mil                      DQS and DQ 1250~1300mil                      ADD and ctl 1580~1951mil
顶层DDR2布线的周围做keepout处理了
这种能跑到1G的要求吗？

jimmy

如果你想万无一失的话，就将误差控制再严格一点：
( w" `6 D( o; a% Q4 P2 ]DDR2 等长：
* ^/ R) u5 L. y8 J3 Jclock 1453mil                      DQS and DQ 1250~1300mil                      ADD and ctl 1580~1951mil0

3 H  m! X% I7 u7 z改成：

clock 1580mil                      DQS and DQ 1530~1580mil                      ADD and ctl 1580~1951mil0
" y! K) c1 d7 L$ T# X" r8 I3 |2 C: z

chuxuepcb

jimmy 发表于 2013-2-21 11:23
* A& a) G4 U( P0 y6 |# ~6 i如果你想万无一失的话，就将误差控制再严格一点：
8 @. F* O3 f9 S* C3 IDDR2 等长：
* v7 V) e& J% n3 Vclock 1453mil                      DQS  ...

以前的人画的图是这样的，走线方式和我的不一样什么方向的都有，我想问问我们那种走线方式比较好呢？
4 D- Y# Z# T: t& N
. F( i/ b; u6 l2 Q: F1 f2 }

& w# c4 `  W/ J: ]8 M* T
2 ~2 Z+ ^" o' h$ J9 E, r' h

jimmy

chuxuepcb 发表于 2013-2-21 11:31
  k8 W* O; K2 g- ^: A$ }$ w以前的人画的图是这样的，走线方式和我的不一样什么方向的都有，我想问问我们那种走线方式比较好呢？
6 Y/ K+ s% _5 z6 D! V8 q6 {# v- M
# v$ E  `, H8 A: M ...

你以前的同事充分利用了空间。走线方式比你的要好。