发块PCB,请大神们帮忙看看有木有什么我忽略掉的问题存在,感激ing....

77991338

花了10天不到的时间layout出来的,时间有点紧,大家帮忙指点指点...感谢中...{:soso_e183:}
PCB .rar (827.29 KB, 下载次数: 1774)

2012-11-12 13:16 上传

点击文件名下载附件
下载积分: 威望 -5

清风拂面

Larry_11844 发表于 2012-11-13 09:35
楼上说的也不完全对，就针对第五条吧，
/ k* g0 B  }4 o6 @  s首先没有看见板子上面的只做工艺，所以焊盘打孔不一定错。
其次 ...

0.4mm BGA基本上都是打在焊盘上的。

yuxiaoxu8728

大神，能把你的板子的PCB发给我看看的吗？

lyh0739

我不懂，就看看高手点评

lap

板子时间方面还算可以，但是效果就不太理想了。下面是我个人的一些看法（只对事不对人）：
# N+ y6 B% a( k1、整板阻抗没控制（不管是差分还是单端）。
2、主芯片与DDR之间拉的太远，且DDR根本没必要打盲孔。
3、整板没有回流孔，我看你上面有的信号线有做包地处理，但没见到接地孔。最少也要满足λ/20 。且信号换层旁边没有地孔。这叫典型的，只管信号出去却不管信号回来问题。
4、焊盘的开窗值太大，一般设置在2.5mil即可。
5、丝印上焊盘。
% Y- F2 |8 ^( n) C) s. l2 f6、过孔上焊盘。
/ E+ L) ^9 T7 }! F9 V: a3 u7、过孔1.0mm孔径盘1.1mm不好加工。
8、DDR时钟串阻应该靠近主芯片而不是DDR。
9、电源载流问题没考虑，不管是过孔数量还是电源线的粗细。
10、器件与器件之间的距离太近。
8 ?% I7 |2 k7 O8 f11、拼板方式应该采用邮票孔加V-CUT方式。
12、DDR的数据线和地址线过孔数量太多。
- w" y  A2 @! {% E2 T13、平面层改为负片。
( a7 a' H  y; u等等.......在我们这边这样的板子是不允许打样的。

77991338

lap 发表于 2012-11-12 14:10
6 ^; r' Z8 P8 v1 M' e4 B& h7 J板子时间方面还算可以，但是效果就不太理想了。下面是我个人的一些看法（只对事不对人）：
1、整板阻抗没控 ...

2 ~$ }! A& P+ q+ Q( R2 {; z# z6 D谢谢指点...我试着改改看...

黑驴蹄子

偶来看看

黑驴蹄子

搞了半天是ARM11的三星6410
这个封装有问题，不知道77哪里弄的封装，solder太大了
. T- K; N+ r1 K8 C4 u- R盲孔全打BGA焊盘上了
内电层用负片多方便。
- t4 Y& y- d, q
4 f3 X. L( v* Y我的机子卡，不看了
0 g( w7 c$ p* `4 @0 Q/ L" S

eeicciee

谁发张图片来看看呀？？公司下载不了

77991338

黑驴蹄子 发表于 2012-11-12 15:06
搞了半天是ARM11的三星6410
+ S1 ]) e+ Q  W! S; ]  i这个封装有问题，不知道77哪里弄的封装，solder太大了
盲孔全打BGA焊盘上了:l ...

这个不知道...我调用的库都是他们以前做核心板上面用过的6410的库...这个还真没注意到...我画的过程中两个solder层都没开...汗啊...

77991338

eeicciee 发表于 2012-11-12 15:10
; o. Z- y8 @, t2 z4 c谁发张图片来看看呀？？公司下载不了

" _6 `# m  C6 @# ^: W- m7 {2 b
铜皮我隐藏了...嘿嘿...

eeicciee

77991338 发表于 2012-11-12 15:14
铜皮我隐藏了...嘿嘿...

9 k4 y1 ^* Z, F  O) w1 h! OLZ的布局很整齐。
+ \; Q7 f. r8 n  V! r  m  L+ O: n不过lap提的问题很尖锐，也很正确。你要好好理解加油哟。

77991338

eeicciee 发表于 2012-11-12 15:21
/ h- P" Q! e- p; CLZ的布局很整齐。
1 t0 l/ w) e# z不过lap提的问题很尖锐，也很正确。你要好好理解加油哟。

8 A* I0 }& h8 X/ s. f. j' o' `是呢...由于时间比较紧张...又是个项目中的模块拼凑起来做一个新的项目...光整理原理图检查原理图就花了我不少时间...所以在layout上面有的毛糙...很多地方都不是很注意...而且结构上也是个大麻烦啊...整的我手忙脚乱的好不容易搞出来了怕有些地方自己检查不到才发上来找大家帮我提提意见的...突然感觉EDA365很爽啊...人多力量大..看问题比较全面..省去我很多检查时间...嘿嘿

黑驴蹄子

77991338 发表于 2012-11-12 15:26
是呢...由于时间比较紧张...又是个项目中的模块拼凑起来做一个新的项目...光整理原理图检查原理图就花了 ...

3 E% u. m. D. p$ |& M{:soso_e144:}

lap

* A4 {1 [6 ]4 T2 ]上传一张6410芯片扇孔图片。L1-L2盲孔板。
; d* P" \! w2 m8 N9 j

77991338

lap 发表于 2012-11-12 16:47
: v, C( c) j0 [+ O% B# ]上传一张6410芯片扇孔图片。L1-L2盲孔板。

8 M) c) `- U0 n: I

77991338

lap 发表于 2012-11-12 16:47
+ @. C6 `5 o! d4 S6 y. O; q上传一张6410芯片扇孔图片。L1-L2盲孔板。

+ n! }! w( r. ~感觉比我的有条理很多啊...哎..还是经验不够啊...走线条理有点乱...

flyover

差分表层走得也太长了吧。，重要信号线要优先走内层，而且线间距也太小了。DDR的距离也太远了，丝印没必要全部框出去标把，而且丝印压着丝印了，电源孔什么的，打得有点密啊。一般同网络孔的间距是至少10mil。差分阻抗也不对。