DRC方面问题

北极星

在布局布线时会出现一些错误（例如：L/L；L/S;S/V等），其中L/L是允许存在这样的错误，其他的错误是不允许的。
5 ^; p0 u9 F; |* \' k问题是有没有办法隐藏L/L的错误提示。
# Y8 P3 W! E& p* j! m! E就是在从多错误中不显示其中一种或多种的错误。就像是在很多网络的飞线中，我隐藏部分网络飞线，显示部分飞线类似功能！

在水一方@羽球

LL怎么会是允许存在的呢！有些线与线之间间距太小是生产不出来的

twffwt

可以关掉DRC显示的

twffwt

可以关掉DRC显示的

北极星

在水一方@羽球 发表于 2012-9-7 15:01
) S6 D+ h5 s: I+ O. S1 X& ]' QLL怎么会是允许存在的呢！有些线与线之间间距太小是生产不出来的

& z. O! J4 u4 o+ K0 O$ E0 M这个怎么说呢！举个例子吧！
* k9 O3 X' Z# |! ?) B1 H有一个元件，它pin和pin之间距离为16，可是我要求线间距为40.这样在画线的时候，与pin靠近的地方免不了会有L/L的错误。这个错误是允许它存在，因为你无法改变！

北极星

twffwt 发表于 2012-9-7 15:11
; R3 d. V( S8 Q+ o  e可以关掉DRC显示的

关了DRC，就关了所有，我只要关一部分！
5 Z  g' v) l5 c# {& r当然可以改约束规则，我不想去改规则！

wpcgood

北极星 发表于 2012-9-7 15:29
2 V' S9 u$ N% @5 ?( ~* N- C5 k这个怎么说呢！举个例子吧！
9 E6 L: V# u3 j4 V有一个元件，它pin和pin之间距离为16，可是我要求线间距为40.这样在画线的时 ...

: h" k) |% ?' v这种情况你不会画constraint area么？

wpcgood

北极星 发表于 2012-9-7 15:29
! u( b! l3 k% _, ~' W& q9 c& Y这个怎么说呢！举个例子吧！
5 U: w- ?0 f- X, O5 L有一个元件，它pin和pin之间距离为16，可是我要求线间距为40.这样在画线的时 ...

这种情况你画一个constraint area 不就还了

北极星

wpcgood 发表于 2012-9-7 15:52
这种情况你画一个constraint area 不就还了

没试过这种方式！不会画。我百度一下！

在水一方@羽球

北极星 发表于 2012-9-7 15:29
这个怎么说呢！举个例子吧！
: O- z/ H+ e2 Y. G( `5 h; U5 E有一个元件，它pin和pin之间距离为16，可是我要求线间距为40.这样在画线的时 ...

0 g9 z4 K  t  \. G这个的话你就要给这两个pin周围做个局域框了，你是用cadence画的吗？哪个版本的？
constraint area画个框，规则设上去就OK了

ggbingjie

我也有同样的问题待解决，怎么样关掉部分DRC，因为有些允许存在

jekyllcao

论坛里有教你怎样添加和设置constraint area的帖子，搜搜看！