画封装的问题

jcjssl

   请教各位，画封装时下面这几个层的尺寸是不是都可以自定义的？
0 d9 n* r9 z: }/ i% O   1、place_bound_Top
     2、Assembly_Top
     3、 Silkscreen_Top

mehardworking

我觉得可以，待高手解答

lgl2466

我都是自己定的

ctecsm

不能自己定义
/ U0 }6 g  ]5 B) r1 k+ q2 }2 F  1、place_bound_Top   这个是元件所占位置和高度，能够随便画大画小吗？
' X, W2 G- X. x; U7 {7 }& i1 ]  2、Assembly_Top    元件装配层，也不能随便定大小。
6 v' A" y( p& H# O1 X8 `    3、 Silkscreen_Top   元件序号，该用什么表示就用什么表示。

jcjssl

4楼这么说也是，但每一层都按部就班的画感觉太繁琐了

xushixia

画好了就不繁琐了呵呵。。每层都有它特定的用途。不只是简单的画。因为我们画的板子要和制造商，生产等很多部门打交道。