|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
情况是这样:# B$ r2 d3 j) Z! [6 \( I, n
1\ 我的文件是PADS2007的,导出ASC,然后导入到2005里面打开.
+ p4 R; T) w3 Q+ [2\ (注意:文件在2007里面是完全做好了的),
~7 V0 T9 ^3 g/ f. J+ L3\ 在2005里面再次通过灌铜,检查安全间距是没有问题,可是在检查连通性的时候出现很多错误.错误地点就在屏蔽罩上的那些地孔上. 通过查看过孔属性发现里面stitching项已经打上勾了,# X, Z& E: E% G$ W% Q) w3 f
% U: y; i, \. w! v M
7 S% l! V8 n; W# u, d# h
7 J6 W- O3 D6 P4 D6 A3\ 后来取消这个勾后,不用灌铜,连通检查没有错误,这是为什么呢
: s' r) I3 Z& q& X4 l
) P8 v5 D; |+ ^1 W* G: q# q& V问题:8 P5 x) Q3 B, `3 O
1\stitching设置是缝合孔,到底有什么实际性的作用,跟不勾选有什么区别呢, X" E7 M9 `& u4 f$ |% Q! e6 K
- T n$ k. W* J2 z2 Y' C/ N8 ~, h
- Y! v( [. h# o; @; e# {( Z3 B2\ 为了使连通性检查不出错,一个个把它们改过来真是麻烦,有什么好的方法?
! B6 N5 Y3 x$ k( Z ^
8 Q% `+ d& H- I @9 C" M
( d! N0 i5 s' _8 C3 H# U2 O; c3\我在filte过虑器里面只选VIA却选不上它们,难道它们不是过孔了吗?
0 S1 F; b5 ?; {1 E8 h$ O6 U* Y
B/ b2 R: {/ n( j" T+ x# @# W1 T
) u1 F" v* [7 U# _5 N4\从2007到2005这些孔怎么就加上勾了呢,其他的信号线过孔怎么没有报连通性错误呢?
- u' {. {) F& a1 Y7 X( ?3 Z
0 O' ?# ^( w" u 3 t' F. S5 J% \" `* W
5\怎么避免这种情况呢,以前怎么没有碰到..
7 A) n* J* L" _1 D
; d& H0 N( H# ^. k# ]5 Q/ {6\有没有关于这stitching的资料,让我也见识一下..谢谢了/... |
|