请教一个问题!

zyunfei

我刚刚开始学习ALLEGRO 有很多不懂的,象大家请教下!
( e0 {& m! }) r: O. C' u
     1,就是对于已有的独立两个原理图,我怎么做才能把他们变成层次形原理图?!
     2,在ALLEGRO中我们的原理图器件他的电源和地默认的都是VCC和GND,而且是隐藏的这在使用时很不方便,有没有其他的方法修改下那?
& @4 a! v" K. F3 ~# K    3,在画PCB时我们怎么改变过孔?

superlish

1、不是很清楚
/ n5 R7 U, n; T% m2、把它显示出来 ；   要不就添加个网络应该可以吧  。   像这样 在弄个电容
" k- v4 T9 U4 d
# _- z- E: ~  y: {& G. j- X3、添加多个孔，走线时用那个就选那个
+ I$ z: b+ L, d  ]       
; |8 A8 y1 T: d3 _
, r4 [/ P9 m( y6 X( d6 h  i  J% y或者给NET赋个属性
      
% e! Y; l3 U$ e* k3 Z4 X/ |
7 E  N6 ~4 Z- e% v. ~) X- N3 N: ^
/ \8 L8 E5 ]8 q1 d0 a! o# V7 q
如果是另外全部替换孔的 可以这样
8 F6 h& J. o' }5 V' Y" u

) p! A7 X; |# Q) r: C
! p1 M/ [0 ^. S( H$ b2 ^, F 其它的不懂了   收工

tnttnp

2,网络重复命名也许会带来错误吧？

superlish

原帖由 tnttnp 于 2008-3-31 15:53 发表
3 z9 m9 r- B+ z6 Z2,网络重复命名也许会带来错误吧？

9 r8 Q. {( _$ q
我看有人这么做的，     不过网表中网络名都是VCC ，  应该有个优先级的吧  ，不知道是不是这样？？？

panhaojie

在同条网路上给两个名字连谈都不值得谈，因为没意义；

superlish

原帖由 panhaojie 于 2008-3-31 17:05 发表
4 J  R! U% A2 s6 ?9 e: Y) d在同条网路上给两个名字连谈都不值得谈，因为没意义；

. M% ^5 c, g- k- q( o& V" y  u2 u
& h9 i- V! E' c  `哦~      
那对于只用到其中一个逻辑门而只画出门电路的器件   怎么连VCC 呢？