说好不哭，直到电流“烧”红了过孔……

admin

微信公众号 | 高速先生
; |5 n. t- `& b+ L/ _. m  \文 | 姜杰

. w2 i/ I8 s) ]4 g7 m) p6 p4 O
0 m! f% q  O- S# N/ t7 a7 A不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。
' Q* |) h+ t! W% k2 ]# i- I就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。
/ F# L8 k6 }  |, a& m供电模块VRM与用电端SINK的相对位置如下。

3 g* I" s$ K/ D# K* b. c: E其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。

看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！
1 [% {' Y% p6 }+ }& T" ^4 B
! c/ n* j$ \. x5 \# N) a; `打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。



大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。
简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。

为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。
& c' l% n- t+ g" y
/ c- {5 ]1 h# r' _4 U& C0 }只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。
  i& @* }  @8 ^: h- A) {2 |
想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？

& A. f, v3 Q" N+ w9 a4 m

不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。
; p) n& F$ e+ U5 R* ^6 T* \这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。
- w$ M" w. ~* L1 V+ o( I! y

8 p/ W* M3 F4 a$ c% S% v/ _5 k
' w* i# O# E, U5 Z— end —
: e6 p$ i3 R# q/ v1 f, G
本期提问
  X8 n% ]0 ~% t5 Q; p9 e
! k$ j, T+ o- D* J: \2 v+ Z保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
' I! E! g6 ^$ t5 [. C9 i1 f4 W


8 y7 l8 o7 d: x' ~1 L

5 ~# Y. _' {9 w. W8 u2 t5 a7 ?
$ K. G0 H' A: T
# m; I6 p% y( f: @9 I/ n
————你可能错过的往期干货————

& u$ [2 ?2 \  y) m8 t" Q4 }3 _没空间啦，我能不往板边走线吗！
: q2 {( v3 w( Y, c& o宝藏文，高速先生所有原创技术文章，戳戳戳！
, S3 ~9 q6 s3 M. y0 l
8 F8 @2 L8 L8 r- s
( y7 T- p. N; m, a, b0 i回复数字获取往期文章。（向上滑阅览）
  [. _% H+ n# d! e
回复36→高速串行之S参数系列
回复35→高速串行之编码系列
- J8 |9 c% I* |4 E9 w( T& @/ w回复34→高速串行之S参数-连接器系列
* Y/ C2 s9 ], v" A# |" l' g回复33→高速串行简史系列
回复32→电源系列（下）
0 _4 `$ x6 q5 U- j2 n回复31→电源系列（上）
+ c  Y4 ]' ~: m8 a$ _" B回复30→DDR系列（下）
回复29→DDR系列（上）
回复28→层叠系列（下）
回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
+ P5 f# \4 W: t回复25→拓扑和端接系列（上）
+ \9 [5 j# D( g- S5 L2 R& g回复24→反射详解系列文章
回复23→阻抗系列（下）
回复22→阻抗系列（中）
回复21→阻抗系列（上）
# ^8 i% s: r9 k. V; I( F- @回复20→绕线与时序
- f8 Z( A! B) w回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
" \: k8 A. P8 G, E, s4 l回复17→cadence等长处理&规则设置
5 M5 P7 K. f& [回复16→DDR时序学习笔记系列
) [; _7 p4 O3 ?7 t回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
0 u9 z0 C# N0 S' K8 P回复13→PCB设计技巧分享一二
5 I- @: a% Z3 E回复12→高速设计三座大山
5 R! C8 \* ]( Q) @  m- {) F4 Q回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
回复09→DDRX系列
回复08→高速串行系列
- Y& w+ p9 E/ ~回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
回复03→抽丝剥茧系列
% M+ j8 c& n& ?0 f! |回复02→串扰探秘系列
回复01→案例分享系列
+ ]0 @2 H5 k/ G5 z% ?& S- p7 b

9 V2 ?; B0 W3 [. V: `* R& r

觉得内容还不错的话，给我点个“在看”呗
1 \- Z7 k% ?/ E! ]