EDA365电子工程师网
标题: 说好不哭，直到电流“烧”红了过孔…… [打印本页]
作者: admin 时间: 2019-9-27 15:12
标题: 说好不哭，直到电流“烧”红了过孔……
微信公众号 | 高速先生! C) J' f- Z% J' n# q% ^& P
文 | 姜杰: F) A# ?! u* L
# t6 N1 s) B9 c. Z5 x
9 T. d0 e/ a T' i$ b不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。
7 I* y9 ?6 l/ k
就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。6 }7 ?) J$ b2 a
供电模块VRM与用电端SINK的相对位置如下。
* Z) v: V( f; ~5 r1 j! \7 ~8 o3 s( y$ F: H4 L2 ~# M
其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。
& V8 o, @) ?' g% W" Z
- f, j$ m- X5 `0 I7 x8 \4 N9 d1 O
看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！$ ~$ l& v! E( C& V# t0 S v
/ i0 [$ Z5 x2 f+ L
打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。( M; E" `& R" f
: _# ?* I. S0 r/ f9 b
O: m) e5 Q) z6 \% d' a1 ]. |- O6 z% y# [( D7 D
大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。2 l8 W/ v9 S, i
简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。 b% {0 p) J$ _) Z* B* |9 \' K/ F4 Y/ n
) H0 ~* E) r- A; C" Q+ S
为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。
3 H" s# t+ ^, ?6 q; i* b: R( Z7 t2 f! J* B
只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。6 {+ q) \$ a* f1 C3 X2 r9 ~4 d
. C, ?$ r* c- P# p
想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？
$ W0 {4 P# U; l; |
; [' e$ `4 G8 h0 I6 h' |5 Z* y8 F; r; t; i; n1 i& j5 c
! r( ?6 A- c9 M$ _5 r不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。
# k4 ?6 M4 H; X& o9 W
这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。
/ u/ z. c. n: z# Z \% d; \0 E
4 g6 I. }, H* r3 A. x7 G
4 x9 T/ o; z! m1 H) ` g/ V
0 q5 E8 Z4 f& f* I0 L H* f' o; ~- W
— end —- R U6 B9 q. e; e! Z/ w0 E U
4 P) u3 C0 X' k9 z- r
本期提问
( o8 Q+ N; U4 {( d9 W g0 T# ^- \. l P% g4 h
保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
# ?8 X( r% {# f7 \/ {/ _& ?
' W7 p$ ]; b( s4 O- V. a4 \) ^; T1 D) q$ B# Y9 X" k w Y' N
9 t& { I+ c8 C2 m* e8 c/ q2 c% Z! L' W' E
: u# R6 H) `8 \! ~% G. `
/ h. d" V- H! c) ?+ q
5 V$ ?! h6 b4 b+ O- w- S0 V9 F$ V3 H6 t% k
————你可能错过的往期干货————
7 \ ?7 W& H$ A4 T
; [& N) R4 H( t4 w
没空间啦，我能不往板边走线吗！2 H" p: N7 |: ^% t
宝藏文，高速先生所有原创技术文章，戳戳戳！+ x& P U; t% Q: d
# ?2 A9 I4 }& x; b6 a3 ^* b5 ]. o7 } ^; r1 w9 _
回复数字获取往期文章。（向上滑阅览）
/ d1 A& ?: {* A
! _5 [6 K$ d; s1 K回复36→高速串行之S参数系列, |, X1 U5 P9 _9 `% z! R( z
回复35→高速串行之编码系列" g6 `) m. h3 M0 b* E
回复34→高速串行之S参数-连接器系列. m2 U+ W4 Z4 ^# f [6 H
回复33→高速串行简史系列+ o( l1 x. Z! w/ j* j4 l
回复32→电源系列（下）# K% S8 l; C& e8 V2 M
回复31→电源系列（上）
6 ]9 I- n5 l- u/ Z& o/ m3 d回复30→DDR系列（下）6 Y" B: B8 Q2 h8 T# }4 L9 \4 K9 k
回复29→DDR系列（上）; b+ D+ t$ a( M; k0 |
回复28→层叠系列（下）) o( b, l+ Q: J
回复27→层叠系列（上）. ^/ I. b2 C4 k$ ^
回复26→拓扑和端接系列（下）
9 z, G& ^; |4 j回复25→拓扑和端接系列（上）
* d- B& f6 m: r回复24→反射详解系列文章! {, a5 c+ m6 Q) |; Q
回复23→阻抗系列（下）9 M3 o! S* `2 p% i9 ]$ t! r
回复22→阻抗系列（中）0 M0 K+ {. s2 n3 z
回复21→阻抗系列（上）5 I% U8 k9 m- K( d0 z R% K
回复20→绕线与时序& S) P' M: V( T- Z# o4 w% f
回复19→SERDES与CDR系列( _: \' N' ^7 z0 Q0 p
回复18→既等长，为何不等时系列
* _( C- m0 e7 w7 ]0 E% H; {回复17→cadence等长处理&规则设置
: M- o+ H- l1 g' w: H回复16→DDR时序学习笔记系列
% ^* g/ K+ U7 ?/ I% W4 K回复15→串行系列
- s5 @0 ~/ X% v0 K! D& E# G5 v回复14→DDR信号完整性仿真介绍系列
' X- o9 M2 r" x R* v% N% C5 ^# I" |2 M回复13→PCB设计技巧分享一二' B4 R9 @1 E& D; L! S
回复12→高速设计三座大山- b k; Y; L' E" F
回复11→PCB设计十大误区-绕不完的等长系列
. v# f6 c5 V$ ]4 p9 ]4 C3 s回复10→PCB设计十大误区三
; Q( q; w8 l9 F/ g, S; s# N回复09→DDRX系列( ^+ I- N' t5 M
回复08→高速串行系列
& U. F. z+ O/ o, H8 c0 K& p, s回复07→设计先生之回流设计系列9 [) _" s" R) a4 `
回复06→略谈Allegro Pcb Design 小技巧
# k. S5 R8 ?0 \, i& ]3 S! z回复05→PCB设计十大误区一二# b+ x7 z0 x) y8 f6 F7 d0 A+ k0 K
回复04→微带线系列: }7 h/ T: X8 B4 V
回复03→抽丝剥茧系列
* d0 y C' ?, {/ y; l6 V" A f回复02→串扰探秘系列
3 H1 n3 [0 {1 {1 Z1 R }/ Q3 S3 M) S3 D回复01→案例分享系列7 I) f6 O$ }& C# Y* @. m) z
Y z# j4 O# ?- `
2 {8 c* b. Z* f$ }$ O/ R" V+ P4 q
觉得内容还不错的话，给我点个“在看”呗
. d Y( `+ `6 X. S. e, E
4 e" t0 {: A# ?' K
| 欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) |
Powered by Discuz! X3.2 |