|
|
Allegro Design Authoring 原理图工具特色:
( D. y4 z' g# h& }" p2 H# d1、完全层次化的设计方法0 i6 Y4 \9 d4 C# i8 {
2、多视点（多个窗口显示相同或者不同的电路）
( w/ B( ?( I/ G. T, K$ Z6 H3、组件浏览和实体元件选择（具有过滤功能的物理元件列表）$ J2 e* Q! ~" D) u4 q7 k9 }9 @
4、项目管理器（统一流程管理，工具的运行设置）
) e# U& d1 b& L5 @1 @5、层次管理器（结构管理）
# W/ T# b; M Y! l; `( b) w9 E6、直接从原理图生成层次化的VHDL和VERILOG网表格式! _2 l$ g I/ H0 o
7、Cadence SKILL 程序语言扩展支持
( x8 M p4 Y! K! z& ^: D! P8、所有的Allegro PCB Editor产品可以交互设计与交互高亮显示& k# m8 ^. P0 q% f! ~4 p, I
9、优化算法保证最少的元件使用
' |1 A4 p1 N# @; L) v0 n10、通过附加工具交互式的来保证原理图与版图的同步 n3 e1 z9 Y5 t7 W% f7 _, a
11、生成标准报告,包括自定制的料单
5 s, x7 r( y$ V( l9 W12、TTL, CMOS, ECL, Memory, PLD, GaAs, Interface 和 VLSI 库
: F1 L( f/ h% V6 f# [! E0 P13、ANSI/IEEE以及常用符号( b, U/ R: I( F/ O
EDIF 原理图与网表接口特性:
9 M' b4 Q7 J; N$ V, S c1、支持EDIF 3.0.0标准
/ B- h5 L7 O7 S& J- p' E2、支持平坦化和层次化设计- \0 z/ k' u& k2 ]! ^9 Y
3、所有SYMBOL库的转化
5 |8 s. S4 e7 g% U! b3 Z' Y4、支持的器件，PIN和对应的MAPPING |
|
/1 
发表于 2018-6-6 21:57
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2018-6-7 10:54
楼主
