找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 100|回复: 1
打印 上一主题 下一主题

《IC封装基础与工程设计实例》第四章Plating Bar 问题

[复制链接]

4

主题

96

帖子

346

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
346
跳转到指定楼层
1#
发表于 2018-2-13 09:35 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.在给Finger添加电镀线时,需要为所有网络添加走线,这一步骤可不可以与之前的Layout 同步完成?
& d4 z8 Y# C$ j2.在建检查 Plating Bar时,按操作步骤,有DRC,不知道该如何解决。如图。
( j, j5 G; F8 O) }) e8 Y3.在书中我看到创建HDMI_AVSS和MHL_AVSS的Plating Bar时,是用走线形式拉出。但没有看到VDDIO、VDD_CORE、VSS的Plating Bar,不知道是否也可以用走线形式拉出。
1 ?- w- R  u" \8 H. f& E7 t7 m希望知道的人能解答。谢谢。
, |4 z) Q+ L: }# S3 g, k% M& z& E" u) p! `

Capture.jpg (128.89 KB, 下载次数: 0)

建检查 Plating Bar时,按操作步骤,有DRC,不知道该如何解决

建检查 Plating Bar时,按操作步骤,有DRC,不知道该如何解决
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

139

主题

460

帖子

4605

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
4605
2#
发表于 2018-2-28 08:55 | 只看该作者
pbga的例子中走了plating bar
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-8 20:06 , Processed in 0.077183 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表