一)回顾源同步时序计算
' U. T+ D* m1 ^3 w2 ESetup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup Time
6 D- N" c- j: z" B. d. pHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time
* L# G0 a7 D1 c% d& }- c/ a下面解释以上公式中各参数的意义:
! d; O0 b1 r1 \! c! s
Etch Delay:与常说的飞行时间(Flight Time)意义相同,其值并不是从仿真直接得到,而是通过仿真结果的后处理得来。
1 c% h4 I* V8 L请看下面图示:
8 s4 O! n1 `; L6 _/ f- ]$ A& b
图一为实际电路,激励源从输出端,经过互连到达接收端,传输延时如图示Rmin,Rmax,Fmin,Fmax。
5 _8 x) |% @9 Z8 O
图二为对应输出端的测试负载电路,测试负载延时如图示Rising,Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。
( Y" D$ i; h. a' S' Z. c3 U
( g4 @/ G5 R( H: Z0 _+ o
图 1 Raw Etch Delay
8 @# O2 \' E& X6 V: q5 N, i) ~
# L) d) W" [- f; T! F: A, X. K图 2 Test Load Measurement
+ ^# A/ V# C }( y3 r/ Y5 b) o/ v
Delay Skew*:Delay Skew描述的是信号在缓冲输出前时钟和相对应数据的相对位置,如图三所示。SKEW_MIN和SKEW_MAX分别确定了无效数据无效窗口的起点和终点。它们的值可正可负,负值表明数据边沿超前于对应的时钟边沿,反之亦然。
$ y$ |. y- c8 t/ G
! n: x; c8 B9 |- b2 q0 ~& p
图 3 Delay Skew
: C+ w0 F5 j: O3 q& j" f; p
Setup/Hold Time:即接受器件正确锁存数据的最小建立和保持时间。
" P# M0 L5 n$ l7 E从以上叙述可以清晰看出,时序计算公式中的参数可以分为三类:第一类是Delay Skew,由输出端所用器件决定,从数据手册中可以得到;第二类为Etch Delay,由互连电路决定,需要通过仿真和计算得到;第三类为Setup/Hold Time,由接收端所用器件决定,同样可以从其数据手册中得到。
! A% s' ?7 Q# T
二)使用时钟PLL的系统时序分析
: ^9 v) }1 s2 `6 |. w. u1 }+ [首先,来看一个简单的是使用时钟PLL的系统接口。如图四所示,数据信号通过传输线直接连接,时钟从输出端(Source)出来后输入时钟PLL,然后PLL输出至接收端(Target),PLL自身有反馈回路。
: w; W: ^& B, X! t
8 R0 h) F4 e6 T# Z$ b
图 4 Clock PLL Interface Diagram
( Z" C' ^; N0 i8 i- b从传输网络的角度看,此接口由四条网络组成,分别是数据(data),PLL时钟输入(clkin),PLL时钟输出(clkout)和时钟反馈(clock_fb)。
4 t8 i- ~0 S, s8 V对应于第一部分的计算公式,可以很容易确定第一类和第三类参数,也就是图示的Delay_Skew,即输出端参数,和SETHLD,即输入端参数。下面来确定第二类,即互连延时。
& z( j4 r( ?4 `" {( @7 j4 l5 x定义:
& X5 f" i; w) uIC(Clock Input to the PLL)为源端时钟输入到时钟PLL的Etch Delay,
7 J: B- p. r* y2 b6 c* m
OC(Clock Output from the PLL)为时钟从PLL输出到接受器件的Etch Delay,
% f% r5 U3 c. V/ J; ]& s" m G! _; f
FB为PLL的反馈回路的延时,
, p! H7 Q$ V; E) y
NX为PLL的输入到输出的延时,
. X* h! n/ a/ s( N
则:
: z) o; q- V/ |. N" f总的时钟延时
1 r8 N, d, o" h
Min Clock Etch Delay = Min IC + Min NX + Min OC – Max FB
6 _3 M$ k, f+ v1 M* @4 h7 }5 E
Max Clock Etch Delay = Max IC + Max NX + Max OC – Min FB
, ]3 k) w% W( W, B B
将得到的总的时钟和数据信号延时代入到时序计算公式,就可以计算出使用时钟PLL的系统时序裕量。
, O g- x' r% ^' v: Z x# q1 t三)使用Quantum-SI仿真计算使用时钟PLL的系统时序
6 ]/ [$ i% w& \/ e/ @" l
Quantum-SI支持时钟PLL系统时序分析,它领先的信号完整性(SI)和时序分析功能可以快速解决此类问题。
% F0 |4 t5 }6 D* ]! \9 \1 xQuantum-SI以电路接口为中心,可以在一个接口上建立多个传输网络,而Quantum-SI可以分析这不同传输网络之间的时序关系。如图五,图六所示
' R% d4 f2 t5 g: D' P
! k$ ^+ I) R5 ^+ z! S: X
图 5 Transfer Net
% _+ L4 y) V$ F; D( d0 f& K- v& l
2 n' E `- \9 ^( E1 [
图 6 Setup/Hold Margin by variation
, c% {8 E1 Z& w; M7 s# S
图六是在图五的传输网络建立后,Quantum-SI自动仿真分析得到。
' J! g" B6 @+ s4 q9 Y6 j可以知道,对于系统的时序分析,需要清楚器件内部的时序关系,测试负载的概念与应用,互连传输延时等。而使用时钟PLL的系统,需要清楚时钟信号的传输路径。
# S' ]9 K3 [3 O7 e, q对于复杂高速的系统时序分析,需要考虑不同参数,如电压/温度/工艺等对时序的影响。Quantum-SI在高速信号完整性和时序分析方面提供了一个完整的解决方案。
: L0 M" H' D' {