|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mosman 于 2016-3-9 00:57 编辑
0 B! R9 B4 C. q( ]8 N. L
. U! h6 X/ K& i$ sAC耦合电容组装结构的优化
4 p8 b5 O( |1 N8 F, [在高速串行链路中，为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点)，需要在通路中加入隔直电容，但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑，也需要考虑电容是放在发送端还是接收端的问题, X7 U" T7 M' Q
" | n1 U3 B) A* \# j$ ]/ l* {9 ^% W一个典型的通路作为实例来研究这个问题
4 V0 P0 V8 O2 z2 p
8 ?- y2 T! {) N: H
. `4 J+ @+ `! p; n: X
其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn4 u7 Z( P7 z$ q {& [
7 U( l5 m: j% S* Y
, L3 L( f+ F. g8 Y5 S: z
5 _8 i1 G- Z9 ^$ Y当信号传到AC电容处，由于焊盘的面积和电容两端的引脚比较大，这个地方的寄生电容必然很大，最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续，减少寄生电容，可以在电容的下方将参考平面掏空，如下图
, g! J, e' ~8 X
$ g5 o R. I2 X+ x
/ U3 `7 c0 e4 w; t0 J
" V2 H: g, y& ?& h将修改前后的电容结构分别做3D电磁场仿真：; {: `- B3 c) ^5 }. q/ A
一、回损
$ S( s) O* g6 l1)没有掏空
4 z2 K1 y {# l/ R' c3 S. N2 |; G$ k
8 h! g. X' o3 x( R5 g- |# R
6 r6 _2 }$ X( l- V2)掏空
( |/ Y4 g: _5 ?% t6 N# B) a* I* [( Q- o. k' o6 h# Q2 }$ u2 e9 D
& Z5 u- X T+ K# n0 P" m P& e. O5 [' i. z
掏空之后，无论是S11还是S22，都要比原来的改善很多，回波损耗在-30dB以下，这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大，如果要降低反射，可以将电容放在离发送端远一点的距离上。
+ H# K. D1 f3 W" c/ {# H5 u
5 Y2 H% f5 v1 l# a7 Y0 L二、插损
& a0 q) ]' z3 z$ ]$ V# m1)没有掏空
9 I5 e1 }4 b7 J
$ N1 H; F" ~8 T. w
4 a$ v% n8 y1 n8 H! z5 w
2)掏空) j" k' I* H" ~+ ]
1 I4 i6 n4 M" S1 ]9 t
5 k" T5 Z7 o U |! |$ E
电容造成阻抗的不连续带给插损的影响很小。
2 `! a6 a q) c; @) s) T* Y0 M1 s3 [& q1 h+ z" w; Y9 _/ D, ^; o
三、TDR
2 M2 D. m" N4 Y! h- N9 n用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析：* A6 z, |0 E* W
1)没有掏空
7 q, |; T3 @% b* E0 \2 ?: _5 B, P' O
- S( K' t5 [+ x9 d( q2)掏空" P' {* g; [/ c# G6 ~
4 D) _* K, O* A
2 P) n3 b( F# ` y9 E可以看到未掏空之前阻抗的不连续点很明显，掏空之后的阻抗十分连续，几乎看不到任何的不连续了
# Q5 a1 I! k! r类似的掏空处理方法还有很多地方可以用到，如大的QFN焊盘下方， DDR4内存条金手指 的信号参考平面。
( }/ `' t! `$ p掏空区域的大小要根据软件仿真得到，不能一概而论。6 ]& B5 C! v: ^0 @5 |! [
) ^# S& V( J: K: a7 ]% s( X& @
8 E0 c- w5 W) ?. ~' W0 _; v4 N5 @
2 D* v& g8 J6 [# V3 B9 V* r) {3 e% A4 b
4 I3 O- u$ G: ^4 G2 X% `3 u7 t' T |
评分
-
查看全部评分
|
/1 
发表于 2016-3-9 00:46
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
