pads9.3 logic封装管角命名不能重复？

gx177

各位好！
用的是PADS9.3 LOGIC画原理图，
0 A+ m( E1 W( f9 P+ @) {0 p) OLOGIC封装时，由于有很多VSS和VDD，
3 {0 q! Z* P8 H' T3 e6 ^导致CAE 封装不对，
想问下，PADS9.3里管脚命名是不能重复的吗？？
谢谢！
0 ^2 ]+ Y% e( @% ?3 v+ [4 z

饭牛

没有严格禁止, 只是会警告, 如果嫌碍眼可以编个号, 区分开.

gx177

饭牛 发表于 2015-8-6 08:44
* B+ m0 z! t1 T7 ^' G# P没有严格禁止, 只是会警告, 如果嫌碍眼可以编个号, 区分开.

4 p: v/ ]- D. a- Y嗯 谢谢您。
  U  ?/ n" R5 m2 g还想请教您一个问题，为什么在LOGIC中，有时候
我用SELECT ANYTHING 选中网络或走线，根本就选中不了，
/ f( a- L: W+ |9 z+ U& w需要先Select Net 才能Select 按thing 选中走线或者网络。

饭牛

gx177 发表于 2015-8-7 14:31
嗯 谢谢您。
# c0 ]% g6 n$ `$ n$ P" [还想请教您一个问题，为什么在LOGIC中，有时候
  o+ C0 F- S/ e2 O2 P- e; f+ ]我用SELECT ANYTHING 选中网络或走线，根本 ...

没出现过这种现象, 你换一台电脑或重装一下排查.

gx177

饭牛 发表于 2015-8-8 09:37
没出现过这种现象, 你换一台电脑或重装一下排查.

5 j4 [4 t( G  {恩。可能真的是我的电脑的问题
" O8 A! }* Y. {6 m0 u0 \