7月25上海站 培训心得

zhanglin880126

本人是cadence菜鸟一枚，工作中一直用的是AD，设计的板子也仅限于4-6层，对于DDR也只是听说过，这次上完课的最大的体会就是自己跟别人的差距还是挺大的，必须要多多学习了，O(∩_∩)O哈哈~
# P6 p0 Y6 ?/ R, \切入正题，相对于前几次的培训，这一次真的是干货杠杠的。开始上菜，DDR1，DDR2，DDR3，由于没有接触过DDR，听的也是似懂非懂，地址线，数据线，时钟线，还有数据线等要以DQS线为基准做等长处理，终端匹配等等，还有很多layout过程中的技巧，杜老师甚至讲到了正反面怎么去打孔这样的细节，虽然现在对我来说高速信号的处理还是陌生的，但是我相信这只是刚刚开始。。接下来是电源模块设计，主要讲了开关电源的设计，这里又有一个细节，关于芯片电压采样从哪个点取这个问题，听完这节课，我相信像我一样感觉豁然开朗的人一定不少吧。最后就是接口电路了，虽然讲的是手机LAYOUT相关的，但感觉还是挺通用的。对于外壳地和内部地的连接方式，电容的选取，地的分割，分割线的宽度等等，全部都是干货啊有木有！
最后再次感谢杜老师及这次培训活动的工作人员，这么热的天无偿为大家送来这么多无价之宝，辛苦啦！

武紫旭

关于芯片电压采样从哪个点取这个问题  有些公司采用的是压降的1%处取样

zhanglin880126

武紫旭 发表于 2015-7-28 09:22
: ]) U; `' u; u关于芯片电压采样从哪个点取这个问题  有些公司采用的是压降的1%处取样

2 x; x' N' a  K" r但对于PCB上的走线，怎样确定压降的1%点呢？
' A8 r5 K3 P1 }6 C, {

武紫旭

zhanglin880126 发表于 2015-7-28 09:30
9 u3 j  e) I  M7 _6 K! [# G但对于PCB上的走线，怎样确定压降的1%点呢？

16.3是用IRdrop做压降仿真的，找到1%的那里，在那里取样。16.6用powerDC做仿真

zhanglin880126

武紫旭 发表于 2015-7-28 09:38
16.3是用IRdrop做压降仿真的，找到1%的那里，在那里取样。16.6用powerDC做仿真

! e4 e2 z% ~1 R( d" M( T: R7 Q厉害的呦，看来要多多学习啦
7 h! ^# p- C- S- K" T( w

杜晓

支持一下~下次早点去，不给占座了~哈哈

zhanglin880126

杜晓 发表于 2015-7-30 13:57
支持一下~下次早点去，不给占座了~哈哈

正有此意，哈哈。。

Jerry_wang

新手如何能报上名？求请教

zhanglin880126

Jerry_wang 发表于 2015-8-4 09:41
- \! O! P; ]" u: X- q/ o7 o新手如何能报上名？求请教

https://www.eda365.com/thread-111355-1-1.html
0 i: Y6 C6 R' v, E/ v; S看此贴

Jerry_wang

zhanglin880126 发表于 2015-8-4 09:54
# y* o+ _+ l9 l( U! r+ dhttps://www.eda365.com/thread-111355-1-1.html
看此贴

看过了，老师还没通过审核，是否没机会了？

zhanglin880126

Jerry_wang 发表于 2015-8-4 09:58
: n/ Z) G- e- h( o$ C) V看过了，老师还没通过审核，是否没机会了？

你是加他微信了吗？要加他个人微信然后再报名，还没过报名时间呢