|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 olendo 于 2014-11-26 00:03 编辑 - b) ^) G+ Y. ]0 k: }
; ]3 d" t! z5 M目前設計子板PCB使用的是四層板- 上到下高速S-G-V-S方式 , 訊號為10Gbps
8 C8 W( Y2 J; w$ U
% Y/ q8 O ]7 z請問各位設計金手指部分中間G-V都是裸空的嗎? 對於差分阻抗匹配來講的確需要將金手指下面參考層加厚& K- X# i. {4 s$ c7 W& b6 J7 _
來增加阻抗匹配值
: i3 A9 d- d+ ~$ q- x6 `
9 r! X- g7 a: [% ^ k, n1 f L7 `1.根據高速訊號線回流路徑觀點,下方已經沒有參考層提供回流路徑(第四層雖然會有pad,但是那並非是VCC' Y% ~% V$ C% W8 ?
或GND pad),而差分訊號已經在子板金手指部分經由socket流入母版PCB,這時候在socket中的回流路徑會走' ]( g' {" g$ [# T
哪一個接點? 主要是在正負差分訊號隔壁路的訊號線上嗎? 還是主要是金手指上GND的腳位? 我相信應該會
" `' [; J- A" H7 x) o6 V有一定相差比例關係，但不知是以哪一個為主?% r5 d7 A2 M. G2 L
3 X& G& `1 A- U; [2 Y( T& y9 r
2.若是我增加第三層的GND參考面在金手指高速訊號線正下方(計算後阻抗匹配值:85R)，雖然阻抗匹配值會. s9 [) a4 y/ `8 L
比完全沒有參考面(95R)還來的糟一些請問就算阻抗匹配差一些,是否有無讓訊號反而更好的理論或實驗依據?" Y: Z1 K1 C' F5 E5 ]7 X3 V
7 w/ w4 s2 v* H, C1 M4 d感謝各位大師求解* z# ]% R. | p, x7 W
% J( {3 s! G3 a! D1 J. y5 d
附件圖片跟我設計的GND 與VCC剛好擺相反,作一簡單疊構圖示範例參考
d+ I% c$ o5 R9 e/ {
1 ~5 N( w' v0 y \( q c: |. X5 K/ F7 t+ g; x) C5 {
' j% ?" h8 @$ G% ~: W
, h* [1 Z+ {9 Q3 v
0 ~9 Y& A, x; L7 f1 [
7 z7 z7 \& ^% `% U2 e+ `9 K
~4 W( a6 X; Q+ z0 r; P
T+ X" E0 p' j: |: I( r. Q% R9 k) M3 F1 V* v, w3 G" S% `1 U B: [
|
-
A.jpg
(32.95 KB, 下载次数: 1)
|
/1 
发表于 2014-11-25 23:58
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
