RK2918__DDR3__LAYOUT重点事项

Timjiang · 发表于 2013-8-12 18:03

您需要登录才可以下载或查看，没有帐号？注册

x

linb · 发表于 2015-7-13 09:39

"B）据实测分析，CLK 需要做200ps 左右的附加延时才能与
Address/Command、Control 时序对齐。所以，要求PCBLayout 时
CLK 差分对应比Address/Command 、Control 长
1000mils~1200mils。" CLK 线需要长这么多吗？

宇轩 · 发表于 2017-12-27 14:53

新手入门的好资料、、、谢了。% n0 n4 S4 j6 j# f: \0 j xxx来到此地一游、、、

xingqier322 · 发表于 2015-6-12 16:36

针对性有点片面，不过希望能做个参考，还是感谢楼主分享

csw123 · 发表于 2017-7-12 14:11

thanks

minibmw888 · 发表于 2017-7-7 09:07

感谢楼主分享!

raytingg · 发表于 2017-7-5 13:31

学习！

csw123 · 发表于 2017-7-4 19:22

很实用，谢谢楼主

star929 · 发表于 2017-5-27 12:56

学习下，谢谢楼主！

Shoumei · 发表于 2017-5-9 12:16

学习！学习！

江南电子 · 发表于 2017-4-21 15:15

非常好

江南电子 · 发表于 2017-4-21 15:15

不错好东西学习下

IRONMAN · 发表于 2017-1-13 11:15

新手一枚

liyong199012 · 发表于 2017-1-5 14:05

很好的资料谢谢楼主分享

lyh0739 · 发表于 2015-10-22 23:08

感谢分享

418018943@qq.co · 发表于 2015-10-22 16:45

Thank a lot

yihongquan · 发表于 2015-10-21 10:23

谢谢分享

		自动登录	找回密码
密码			注册

RK2918DDR3LAYOUT重点事项