有没有在X86平台下挂FPGA的,求教

zlpkcnm

求教各位大虾，


在X86平台下挂FPGA的注意事项？
/ z% H+ K7 w7 e. b1 u其中FPGA是作为一个PCI设备，即通过PCIE总线与CPU（或者桥片相连）。

7 x. {2 A7 Z4 U" S0 _" R主要是要考虑能够在平台复位信号释放以后，BIOS能够读到FPGA  这个PCI设备？这个需不需要使用延时电路

希望前辈们指点一二~~

guoxiaowei

part99 发表于 2013-8-16 10:02
我开始也这样想，后来才想明白，这样是不行的，因为这是x86平台，你设计的板卡要符合大多数的x86电脑，所 ...

; C/ {" {# S& h1 @  S- W' b2 F你可以去了解一下X86平台的上电时序先，你可以把FPGA当做一个装在PC上的PCI从设备，这样你就好理解了，从X86上电时 序上看，你的FPGA是先完成复位初始化的，然后北桥，CPU依次复位，然后CPU才发出第一条指令去读BIOS完成上电自检，然后你的FPGA能识别了

guoxiaowei

超級狗 发表于 2013-8-14 21:16
其實我也是只做過 Local Bus 的設計。

) z4 w! A0 H; Q% Y

: B" {( ?" X8 |# p$ @/ ]7 k, Q0 i8 K你可以去了解一下X86平台的上电时序先，你可以把FPGA当做一个装在PC上的PCI从设备，这样你就好理解了，从X86上电时 序上看，你的FPGA是先完成复位初始化的，然后北桥，CPU依次复位，然后CPU才发出第一条指令去读BIOS完成上电自检，然后你的FPGA能识别了

guoxiaowei

你可以去了解一下X86平台的上电时序先，你可以把FPGA当做一个装在PC上的PCI从设备，这样你就好理解了，从X86上电时 序上看，你的FPGA是先完成复位初始化的，然后北桥，CPU依次复位，然后CPU才发出第一条指令去读BIOS完成上电自检，然后你的FPGA能识别了{:soso_e113:}

part99

liqiangln 发表于 2013-8-15 05:23
从单板的上电顺序上讲，应该是FPGA先上电，然后释放X86的复位，这样CPU做PCIe扫面的时候，就不会冲突。

我开始也这样想，后来才想明白，这样是不行的，因为这是x86平台，你设计的板卡要符合大多数的x86电脑，所以，你没法控制CPU上电后于FPGA。如果是embedded，那就没问题。

liqiangln

从单板的上电顺序上讲，应该是FPGA先上电，然后释放X86的复位，这样CPU做PCIe扫面的时候，就不会冲突。

306533244

应该可以挂起

超級狗

% v) X/ K0 c2 @  L3 T( n6 E% w+ I9 [) m

part99 发表于 2013-8-14 10:34
  {' T/ }/ y* w9 W' K你们太厉害了，我只用local bus连过FPGA，给你们一提醒，才知道水深水浅。。。

& i, u) r3 a& H$ c2 X其實我也是只做過 Local Bus 的設計。
) Q% u4 J5 C) x2 J( \
2 e  A# _8 F0 {8 t! F* J0 _{:soso_e106:}
% d! l' h9 r. e; i9 l5 z1 Z4 C: @& `
# }8 n, |7 K& Z5 o% \% u4 ~你以為大家都是神啊～

{:soso_e122:}

知道方法不代表一定做過！

: G- ^! f1 Q" ~: h6 e1 y& f{:soso__3110130392203091378_3:}

, \1 g, C8 f/ [0 e但多所涉獵是必要的，因為哪天主子要你做出來的時候，就一定要生得出來。

5 c, v1 t: L0 t5 _% K
2 ?  R' [* J" s# H3 [1 H/ S

part99

zlpkcnm 发表于 2013-8-13 22:06
& A, ^& l& o! k8 Z# j4 ?  L% c您说的这种我也见过。有不少系统是通过DSP与FPGA共同完成的。很多情况下，两者都是通过LBI（local bus in ...

- L3 W: Q* ]; [5 t# S{:soso_e179:}
LBI由CS，ALE等控制，常见有power pc和ARM

zlpkcnm

part99 发表于 2013-8-14 10:34
你们太厉害了，我只用local bus连过FPGA，给你们一提醒，才知道水深水浅。。。

您说的这种我也见过。有不少系统是通过DSP与FPGA共同完成的。很多情况下，两者都是通过LBI（local bus interface）来进行数据交换，而且一般还会在LBI上挂点NOR FALSH 和SRAM之类的吧。

part99

zlpkcnm 发表于 2013-8-13 20:47
! A, P  S! V' j  n9 o% r( x感谢版主您的提醒~~~
; O3 B- a1 m- p9 x" ^/ o
9 k/ C4 g+ Q7 ~小子才疏学浅，

0 K; q( n) E. H% e, X6 U你们太厉害了，我只用local bus连过FPGA，给你们一提醒，才知道水深水浅。。。{:soso_e127:}

zlpkcnm

超級狗 发表于 2013-8-13 22:20
你說呢～？

http://blog.sina.com.cn/s/blog_6472c4cc010185pf.html
1 a3 C/ [; c( D+ M- _& r这是小子在一篇博客上看到的。貌似CROSSLINK有些不足之处，后来使用NTB非透明桥就能很好的解决。至于博客这个部分内容（关于CROSSlink）准确性，小子也不敢确定。如果这是真的，也就难怪小子没怎么注意CROSSLINK了。{:soso_e156:}

zlpkcnm

' x  u- z# |" v: Y) z& |! p: Y6 H

超級狗 发表于 2013-8-13 22:20
0 p& ?8 P6 a. y' B7 l你說呢～？

9 X9 A5 L& g5 i4 a
- O* @; B, F. |- s3 {4 {1 d! k感谢版主您的提醒~~~
( V& U. y( e3 `
3 |" X' j. D6 p小子才疏学浅，
之前只在双控产品上用过NT桥（如果没记错型号好像有PEX8619，PEX8717之类的）；
( e6 X, @/ {, V3 m# O9 p( _单主板双CPU的系统，小子见过CPU之间使用QPI总线直接相连的，这个估计和CPU本身设计有关；
至于版主说的CROSSLINK，小子以前没怎么注意过，下去学习学习~~

% I+ j+ \4 M* K5 |5 g
" v9 m( p1 F8 I+ T/ a" q附加一句，版主您的过期狗粮很强大~~~吃的越多，效果越好{:soso_e159:}

zlpkcnm

part99 发表于 2013-8-13 11:19
# m7 t0 A) A; h/ N0 [2 I, R  n我的确见过x86的pci-e挂FPGA的板子，不过不知道他们是怎么实现复位和bios检测的。
, L* G" V- k  T等fpga完全跑起来，bios ...

$ c( e1 o% G- ], t6 T谢谢你！
# G2 s5 W! t7 q7 n& {3 s( v( }对于阁下所说的，有道理~~~双控产品，就可以通过Non-transparent 来link上。host A或者HOST B无论哪个先开机都无所谓，只需要在非透明桥上配置好程序就可以了。

5 [" d" k% [% |% b1 ^* g2 w不过只是在下的这个单板尺寸很小，不能再使用别的芯片，因为放不下了。
2 Q3 `% {) v/ a4 G, i
0 k9 @+ G8 a( c6 Q% K

zgq800712

PLX PCI9054 32bit/33MHz PCI接口芯片