请问这样的情况算是信号跨层分割吗

congbupt

叠层是这样的:
S-信号层
G-地层
P-电源层
" n' Y* S, ?+ P- y
1  S
2  G
3  S
$ c: h) q1 Q- L/ ^) `8 V5 A4  P
. [. A# [! k. p/ R5  G
6  S
7  P
8  S
9  G
. D; R4 d* o% @1 N: I/ {3 }1 u2 H9 x10 S
, W6 l  b2 {3 _$ ^% ~% A6 H
第4层的电源层被分割了，这样第3层的走线就出现了跨第4层电源的情况，第2层是完整地。这样第3层算是跨层分割吗？对信号的质量有很大影响？？？

congbupt

菲菲 发表于 2013-8-22 17:09
3 s, J, W, W5 Z0 K! k8 R建议这样来划分：S1 G1 S2 P1 S3 G2 P2 S4 G3 S5，缩小第五层和第六层间距，扩大第三与第四层，第七和第八 ...

这不就是我的叠层倒了一下么

菲菲

建议这样来划分：S1 G1 S2 P1 S3 G2 P2 S4 G3 S5，缩小第五层和第六层间距，扩大第三与第四层，第七和第八层的间距，主电源和对应的地在第六和第七层。

zhangjunxuan21

坐等楼主的答案啊 我也遇到这个问题了  p层不分割 电源还出不来了  我的做法是在s3层尽量少走线，然后走的尽量是一些杂线阻抗要求不大的

congbupt

逸步舞秋风 发表于 2013-8-3 16:45
/ }1 K1 ]# s9 E总觉得你的层叠设置有问题
建议将4p 5g 互换
3 E" Y0 C/ ]# e这样3就没有跨分割问题了

3没有了，6 就有了好不好！！

逸步舞秋风

总觉得你的层叠设置有问题
建议将4p 5g 互换
- g3 V0 W! ?8 R( D% n) a- u4 S7 g# ~9 ]这样3就没有跨分割问题了

0835120153

这种情况只能是在第4层（电源层）给对应的高速线挖块地了，要不如果跨的话还是会有影响的

congbupt

cake 发表于 2013-7-31 16:25
; _& Y+ x6 n( x+ r6 |层分配的时候，高速信号线尽量在同一层，用两层GND包，这样效果最好

这个大家都知道。正面回答上面的问题啊

cake

层分配的时候，高速信号线尽量在同一层，用两层GND包，这样效果最好

congbupt

lmh830626 发表于 2013-7-30 09:11
+ X/ G% M1 w$ b那得不计成本，每个信号层上下都是完整的地。有时候很难。现在的处理器供电电源很多。1.1V, 1.2V,1.3V,1. ...

2 I, v/ q3 S( v. {# m( `1 Z% I是啊，电源多，难以保证两面都完整。那跨一面的分割，这样影响大不大呢

lmh830626

ccm_rose 发表于 2013-7-29 14:49
! f0 I7 q& ?' G% f- ^6 o# W第3层对应的高速信号在第四层给他同一个电源网络平面，保持一致的电源平面要好些，高速的建议两边参考都是地 ...

# G' V4 d6 H4 Z: ^7 S: H那得不计成本，每个信号层上下都是完整的地。有时候很难。现在的处理器供电电源很多。1.1V, 1.2V,1.3V,1.5V,1.8V, 2.5V,等等。

leese2002

如果L3-S层的阻抗线对应的L4-P层面位置保证不了完整的铜面；在叠层上，S-P间的介质厚度要大于S-G的介质厚度

ccm_rose

第3层对应的高速信号在第四层给他同一个电源网络平面，保持一致的电源平面要好些，高速的建议两边参考都是地

123123

只要一层是一个完整的地就好了。不需要P层是完整的。
或者，你可以在P层挖小块的铜箔，来匹配高速线。

Aubrey

香雪海 发表于 2013-7-29 11:47
9 S9 W8 M/ V. Q5 _- ]+ ?( S你的第三层是参考第二层和第四层的，也就是说，第二层和第四层都是他的参考平面，最好就是两层都不跨，跨分 ...

: Z  P% x$ N9 ^2 o6 N) n+ Y( j啊  是这样吗    那我以前都搞错了……，第3层没考虑第4层电源分割