DDR3走线间距为2W有啥影响，大家讨论一下看看！

113788067 · 发表于 2013-5-10 18:44

您需要登录才可以下载或查看，没有帐号？注册

x

大家讨论一下，DDR3layout走线走线间距由3W调整为2W，即4mil的线宽，间距为4mil，这样的话有啥影响，有没有这样拉过班子的？大家说说情况看？

友韵 · 发表于 2016-4-27 14:34

一般情况影响不大

liangkai520 · 发表于 2016-4-21 08:18

这个问题不大，4MIL的线做阻抗比较好。

sven · 发表于 2016-4-13 21:02

速率不高的话影响不大，现下PCB密度越来越高，很多情况已很难做到3W。

雷霆之剑 · 发表于 2016-4-12 09:16

ecoren · 发表于 2016-4-1 15:25

变为2W时，同时压缩走线与参考层的间距，也可以减小信号串扰

jianguozoe · 发表于 2016-3-29 09:14

对于类似DDR的并行信号传输，FEXT是主要考虑的，其与上升时间、线间距和耦合长度有关，你的线间距变小了，如果耦合长度不长，DDR3速率不高应该也没有多大问题，具体可以仿真确认下需要速率下的最大耦合长度。

wwzn1107 · 发表于 2015-9-14 12:16

速率不高影响不大。

zhuanzhibo · 发表于 2013-5-19 15:40

木有关系啊

neon · 发表于 2013-5-11 19:03

没什么的

rx_78gp02a · 发表于 2013-5-10 21:14

这个看耦合的长度，我做过2W的，没问题，耦合长度1500MIL，更长的没试过，跑1066左右。

eeicciee · 发表于 2013-5-10 19:39

串扰增加了，误码多了

		自动登录	找回密码
密码			注册

[仿真讨论] DDR3走线间距为2W有啥影响，大家讨论一下看看！