请教jimmy老师 很急在线等

chuxuepcb

DDR2 等长           clock 1453mil                      DQS and DQ 1250~1300mil                      ADD and ctl 1580~1951mil
+ s) J4 z* U* h% H( b" g顶层DDR2布线的周围做keepout处理了
5 {9 Z: i, d" z3 K: u: g这种能跑到1G的要求吗？

jimmy

chuxuepcb 发表于 2013-2-21 11:31
以前的人画的图是这样的，走线方式和我的不一样什么方向的都有，我想问问我们那种走线方式比较好呢？

3 o( T9 g6 i; u7 h8 t: o ...

, |; G# m* Q6 o+ D+ M7 U你以前的同事充分利用了空间。走线方式比你的要好。

chuxuepcb

jimmy 发表于 2013-2-21 11:23
4 P/ l3 g  k5 C- b如果你想万无一失的话，就将误差控制再严格一点：
DDR2 等长：
clock 1453mil                      DQS  ...

! [1 o: x$ J- \) Q以前的人画的图是这样的，走线方式和我的不一样什么方向的都有，我想问问我们那种走线方式比较好呢？
, E. t! i( B& z7 Z+ H6 G1 a* ]9 l
- M, |! K/ r* ~% G

jimmy

如果你想万无一失的话，就将误差控制再严格一点：
DDR2 等长：
. ~8 Z- r) F( {% D  rclock 1453mil                      DQS and DQ 1250~1300mil                      ADD and ctl 1580~1951mil0

改成：

clock 1580mil                      DQS and DQ 1530~1580mil                      ADD and ctl 1580~1951mil0
7 c: c5 @' c5 W